数字信号处理器制造技术

一种数字信号处理器，用于工作ＲＡＭ，所述工作ＲＡＭ能够以可重写的方式来存储多个数据，并且将其存储区域分为分别由读／写操作中的地址指定的多个子区域，其中运算电路根据程序，对工作ＲＡＭ中的数据进行计算，当检测到其中程序不需要存取数据存储器的非存取事件时，写电路对于由地址数据指定的进行初始化的规定子区域的每一个规定地址，强制将“０”写入到工作ＲＡＭ中。因此，能够实现对工作ＲＡＭ中的特定区域选择性地进行初始化，而无需增大外围电路的整个尺寸，无需进行复杂的控制，也无需增大用于初始化的处理时间。

【技术实现步骤摘要】

本专利技术涉及一种用于数字滤波器等中的数字信号处理器，其中必须对工作随机存取存储器(即，工作RAM或缩写为WorkRAM)进行初始化。本申请要求日本专利申请No.2003-385234、2004-240705、2004-297983和2004-323735的优先权，其内容在此一并参考。
技术介绍
在传统上，已开发了数字信号处理器，以根据以下规定的方法进行由于多处理的工作RAM的初始化(a)共同地对工作RAM的所有区域进行初始化。(b)只对用于在将来存储数据以便进行尚未执行的处理的工作RAM的选定区域进行初始化。(c)针对能够同时被初始化并由此被分组的每一组数据来设置工作RAM，因此在工作RAM的每一个单元中进行初始化。图7示出了作为数字信号处理器的应用示例的三阶有限冲击响应(FIR)滤波器，即，通过数字滤波器Rg11、Rg12和Rg13顺序地发送输入数据Din的数字滤波器3。这里，通过在规定时间周期内将输入数据Din保持为“0”来进行滤波计算，其中对于到数字滤波器3的输入信号，所述规定时间周期比采样周期T长三倍，从而对数字滤波器3的输出信号进行初始化。假设将用于将输入数据Din发送到输入寄存器Rg11的第一时间、将数据从输入寄存器Rg11发送到第一延迟寄存器Rg12的第二时间和将数据从第一延迟寄存器Rg12发送到第二延迟寄存器Rg13的第三时间均设为1ms(毫秒)，其中可以在3ms内分别初始化存储在输入寄存器Rg11、第一延迟寄存器Rg12和第二延迟寄存器Rg13中的数据以及数字滤波器3的输出信号。然而，对于工作RAM的所有区域上的复杂初始化，存在的问题在于会出乎意料地初始化不应当初始化的规定数据，并且会毫无必要地在工作RAM的初始化的一定时间周期内，停止进程中必须运行的处理。对于工作RAM的未使用区域上的选择性初始化，响应由数字信号处理器所执行的程序的内容和由数字信号处理器执行的程序的数目，改变了进行初始化的区域的数目。因此，工程师很难直接确定在数字信号处理器中指定进行初始化的全部区域的寄存器的数目。此外，这增大了执行指定进行初始化的区域数目的处理的CPU的负担。对于图7所示的FIR数字滤波器的初始化，需要相当长的时间来完成初始化，特别是在高阶滤波器的情况下和FIR数字滤波器的数据更新频率较低的情况下。对于IIR(无限冲击响应)数字滤波器的初始化，由于其中存在反馈回路，即使当将“0”持续地施加到其上时，也不能对其输出数据进行初始化。对于传统上公知的存储器的高速初始化，日本专利申请No.昭58-34490公开了将用于清除特定区域中存储器内容的规定命令(有关部分清除)用于显示内容更新(或显示刷新)中的显示存储器的初始化，其中对于其显示内容改变的特定区域选择性地进行初始化，从而在操作期间只在特定区域进行必要的初始化。例如日本专利申请No.平07-312081、平03-105640和平04-64155的其它文献公开了存储器的高速初始化，其中为了在设备的启动模式中提高存储器的初始化速度，对地址进行屏蔽，以便提取进行初始化的地址组，并且减小了RAM的外围电路的尺寸，由此减小了初始化所需的时间。
技术实现思路
本专利技术的目的是提供一种数字信号处理器，能够对工作RAM的特定区域选择性地进行初始化，而无需增大外围电路的整个规模，无需进行复杂的控制，也无需增大用于初始化的处理时间。在本专利技术的第一方面中，数字信号处理器包括数据存储器，能够以可重写的方式存储多个数据；运算电路，用于对从数据存储器顺序读取的数据进行计算；写电路，用于强制将“0”写入到数据存储器的规定地址中；以及逻辑电路，用于与施加到数据存储器的地址信号同步地驱动写电路。在本专利技术的第二方面，数字信号处理器包括程序存储器，用于存储程序；运算装置，用于根据程序进行计算；以及数据存储器，用于临时存储计算中使用的数据，由程序将所述数据存储器分为由读/写地址指定的多个子区域。数字信号处理器还包括寄存器，用于存储指定进行初始化的子区域的数据；地址数据产生器，用于根据寄存器的数据，产生指定进行初始化的数据存储器的地址的地址数据；非存取(non-access)检测器，用于检测其中程序不需要存取数据存储器的非存取事件；以及写电路，用于当检测到非存取事件时，将地址数据提供给数据存储器，并且用于将“0”写入到数据存储器的指定地址。这里，根据基于寄存器的数据确定的规定子区域的顶端地址来建立地址数据，并且当检测到非存取事件时，增加计数值。在本专利技术的第三方面，数字信号处理器包括程序存储器，用于存储程序；运算装置，用于根据程序进行计算；数据存储器，用于临时存储计算中使用的数据，由程序将所述数据存储器分为多个子区域，由读/写操作中程序中包括的相对地址来指定所述多个子区域；地址计数器；以及绝对地址产生装置，用于根据相对地址和地址计数器的输出来产生用于数据存储器的绝对地址。数字信号处理器还包括寄存器，用于存储指定进行初始化的子区域的数据；地址数据产生器，用于根据寄存器的数据，产生指定进行初始化的数据存储器的地址的地址数据；非存取检测器，用于检测其中程序不需要存取数据存储器的非存取事件；以及写电路，用于当检测到非存取事件时，将绝对地址提供给数据存储器，并且用于将“0”写入到数据存储器的指定地址，其中响应地址计数器的输出的改变，强制用“0”取代地址数据。在上述中，可以使用第一和第二寄存器，其中每一个均存储指定要进行初始化的规定子区域的相同数据。这里，根据第一寄存器的数据来产生指定进行初始化的数据存储器的相对地址。在子区域的初始化完成时，清除第一寄存器的对应数据。响应地址计数器的输出的变化，对由第二寄存器的数据指定的相对地址“0”进行初始化。结果，数字信号处理器能够通过简单的电路配置来初始化数据存储器(例如，工作RAM)的特定地址，而无需外部CPU的干预。附图说明参考以下的附图，将更详细地描述本专利技术的这些及其它目的、方案和实施例，其中图1是示出了根据本专利技术第一实施例的数字信号处理器的整体结构的方框图；图2是示出了由图1中的数字信号处理器实现的信号处理系统的简化方框图；图3A示出了结合步骤“0”到“15”存储的指令的列表；图3B示出了处于存储器初始化模式的、图1所示的工作RAM的操作状态；图4A示出了工作RAM的存储器映射；图4B示出了图1所示的系数存储器的存储器映射；图5示出了有关工作RAM中的数字滤波器的区域的存储器初始化的开启/关闭状态；图6是关于由图1所示逻辑电路实现的初始化控制的真值表；图7是示出了三阶FIR数字滤波器的示例的电路图；图8是示出了包括根据本专利技术第二实施例的数字信号处理器的乐声信号产生电路的结构的方框图；图9是示出了采用了图8所示的乐声信号产生电路的便携式电话的结构的方框图；图10图解地示出了关于图8所示的工作RAM的子区域的结构；图11图解地示出了与工作RAM的绝对地址相关的相对地址关于时间的变化，以便解释由图8所示的数字信号处理器中采用的初始化电路进行的初始化处理； 图12是示出了初始化处理的细节的流程图；图13是示出了包括根据本专利技术第三实施例的数字信号处理器的乐声信号产生电路的结构的方框图；图14是示出了由图13所示的初始化电路进行的初始化处理的流程图；以及图15本文档来自技高网...

【技术保护点】
一种数字信号处理器，包括：数据存储器，能够以可重写的方式存储多个数据；运算电路，用于根据从数据存储器读取的数据来进行计算；写电路，用于强制将“０”写入到数据存储器的指定地址中；以及逻辑电路，用于当对与数据存储 器的特定地址相对应的存储区域进行写操作时，驱动所述写电路。

【技术特征摘要】
JP 2003-11-14 2003-385234;JP 2004-8-20 2004-2407051.一种数字信号处理器，包括数据存储器，能够以可重写的方式存储多个数据；运算电路，用于根据从数据存储器读取的数据来进行计算；写电路，用于强制将“0”写入到数据存储器的指定地址中；以及逻辑电路，用于当对与数据存储器的特定地址相对应的存储区域进行写操作时，驱动所述写电路。2.根据权利要求1所述的数字信号处理器，其特征在于所述数据存储器是具有输入端子、地址端子、写使能端子和输出端子的工作随机存取存储器。3.根据权利要求2所述的数字信号处理器，其特征在于写电路包括用于将“0”输入到输入端子的第一电路和用于将写使能信号输入到写使能端子的第二电路。4.一种数字信号处理器，包括程序存储器，用于存储程序；运算电路，用于根据程序进行计算；以及数据存储器，用于临时存储用于计算的数据，其中，根据程序将所述数据存储器分为分别由读/写操作中的地址所指定的多个子区域；寄存器，用于存储指定在数据存储器的子区域中进行初始化的规定子区域的数据；地址产生器，用于产生指定在数据存储器中进行初始化的规定子区域的地址的地址数据；非存取检测器，用于检测其中程序不需要存取数据存储器的非存取事件；以及写电路，用于当检测到非存取事件时，根据地址数据，强制将“0”写入到数据存储器。5.根据权利要求4所述数字信号处理器，其特征在于所述数据存储器是具有输入端子、地址端子、写使能端子和输出端子的工作随机存取存储器，以及，当检测到非存取事件时，将指定规定地址的地址数据提供到地址端子，并写电路针对规定的地址将“0”写入到输入端子。6.根据权利要求4所述的数字信号处理器，其特征在于地址数据产生器包括顶端地址产生器，用于根据寄存器的数据产生用于规定子区域的顶端地址；以及计数器，用于当每一次非存取检测器检测到非存取事件时，增加其计数值，由此根据顶端地址和计数值来产生地址数据。7.一种数字信号处理器，包括程序存储器，用于存储程序；运算电路，用于根据程序进行计算；数据存储器，用于临时存储计算中使用的数据，其中，根据程序将所述数据存储器分为分别由读/写操作中的相对...

【专利技术属性】
技术研发人员：村木保之，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：JP[日本]