数字信号处理器制造技术

一种用于控制数字信号处理器的系统，包括：　　　　一存储器，其地址空间能以地址字寻址，所述地址字具有前沿字边界，　　　　一组存储在所述存储器中的可变长度指令，所述可变长度指令各具有前沿指令边界，其中　　　　所述前沿指令边界的第一部分对应于所述前沿字边界，而所述前沿指令边界的第二部分不同于所述前沿字边界。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
本申请是1999年3月4日提交的99806366.6(PCT/US99/04887)专利申请的分案申请。I.
技术介绍
本专利技术涉及数字信号处理器。本专利技术特别适用于(但不专用于)应用高度平行、高度流水线处理技术地数字信号处理。II.相关技术的说明数字信号处理器(DSP)通常用于实时处理数字信号。数字信号一般是一系列数字或数字值，用于代表相应的模拟信号。DSP已广泛应用于各种场合，包括密致盘播放机等音频放蜂窝电话等无线通信系统。DSP往往被认为是微处理器的一种特殊形式。像微处理器一样，一般将DSP构制在硅基半导体集成电路上。另外，像微处理器那样，通过应用缩简指令组(RISC)运算技术，DSP的运算能力增强了，RISC运算技术包括使用较少数量的同尺寸指令来控制DSP的操作，每条指令的执行时间相同。RISC运算技术的应用，提高了执行指令的速率或时钟速率，附大了DSP内指令流水线操作量，由此增强了DSP的整体运算能力。用RISC运算技术编制DSP也产生了不希望有的特性。特别是，基于RISC的DSP要执行大量指令来完成给定的任务。执行附加的指令附大了DSP的功耗，尽管由于基于RISC的DSP的时钟速度提高而缩短了执行这些指令的时间。另外，应用数量更大的指令还增大了DSP内片上指令存储器的尺寸。存储器在DSP内要求相当大的电路面积(常常超过总面积的50％)，增大了DSP的尺寸与成本。因此，对于数字蜂窝网电话或其它类型电池操作的无线通信系统等低成本、小功率应用而言，采用基于RISC的DSP并非理想。附图说明图1是用原有技术构制的DSP的简化框图。算术逻辑单元(ALD)16耦合至AIU寄存库17，乘积电路(MAC)36耦合至MAC寄存库27.数据总线20将MAC寄存库27、ALU寄存器17和(片上)数据存储器10耦接起来。指令总线22将MAC寄存库27、(片上)指令存储器12、MAC寄存库27与ALU寄存库17耦接起来。指令译码器18耦合到MAC26与ALU16，而在某些原有技术系统中，将译码器18直接耦合到指令存储器12。数据存储器10还耦合至数据接口11，指令存储器12还耦合至指令接口13。数据接口12与指令接口13与片外存储器6交换数据与指令。操作时，指令存储器12中的指令由译码器18译码。相应地，指令译码器18产生供给ALU16与MAC26的内部控制信号。该控制信号通常令ALU16获取在ALU寄存库17与数据存储器10或指令存储器12之间变换的数据，还令MAC26获取在MAC寄存库27与指令存储器12或数据存储器10之间交换的指令数据，还要令ALU16与MAC26根据分别存储在ALU寄存库17与MAC寄存库27中的数据作各种操作。在示例性操作中，指令存储器12可以存有供ALU16与MAC使用的系数数据，而数据存储器10可以包含被处理的数据(信号数据)。在一般实践中，系数数据可用DSP构成频率滤波器。滤波时，将来自数据存储器10的信号数据和来自指令存储器12的系数数据读入MAC寄存器27。指令存储器12内的附加指令数据也通过指令数据总线11或通过直接连接供给指令译码器18，它规定了准备由MAC27执行的操作。通常把MAC26产生的结果读回到数据存储器10。这种原有处理技术导致许多处理上的低效性，例如包括总线对指令存储器12的访问争用，而总线必须将指令数据提供给MAC寄存器16和指令译码器18，还包括总线对数据存储器10的的访问争用，而总线又必须读出信号数据并写入输出数据。另外，在许多场合中，对输出数据的附加处理必须由ALU16来完成，更加增加了对数据存储器10的访问，造成对数据总线20的争用，因为输出数据必须从MAC寄存库27写入数据存储器10，然后读出给ALU寄存器17.这种读写操作都在总线20上进行，要耗用附加的总线周期。这类低效性降低了DSP的处理性能。专利技术概述本专利技术通过解决上述诸问题与低效时，并提供本说明描述的其它一些特性与改进，以期改善DSP的性能与有效时。本专利技术为DSP提供一种新的改进的方法与电路。根据本专利技术的一个方面提供的DSP，存储器可通过第二组可选总线与第一组处理装置连接，而把可选总线选成在存储器与处理装置之间传输的可变长度数据得以优化。本专利技术各种其它方面均由所附的权利要求书限定。本专利技术可用可变长度指令组实现。一部分可变长度指令与结束出现在存储器的字边界上。利用包含可变数量的指令同的指令可实现本专利技术附加的诸方面。每个指令段可执行特定的操作，以在每个时钟周期内作多次操作，从而减少了执行任务所需的时钟周期总数。一示列性DSP包括一组三根数据总线，数据可在其上与寄存库和三只数据存储器作交换。应用两条以上尤其是三条数据总线，实现了本专利技术明显减少总线争用的另一方面。本专利技术的一个实施例要求数据总线包括一条宽总线和两条窄总线，前面耦合至宽数据存储器，后者耦合至两个窄数据存储器。本专利技术一实施例的一个方面是应用于寄存库，其寄存器可至少由两个处理单元访问，从而可用多个处理单元对特定数据组作多次操作，无须对存储器读写数据。本专利技术该示例性实施例中的处理单元，包括一个ALU和一个MAC单元。当与多总线结构、高度平行指令组合应用时，就实现了本专利技术的另一方面，即执行高度流水线的多操作处理。通过包含一个指令取出单元接收存储在指令存储器里的可变长度指令，可实现本专利技术的其它方面。运用与三只数据存储器组分开的指令存储器，可实现本专利技术的还有一个方面。指令译码器对来自指令存储器的指令译码并产生控制信号，让数据在各种寄存器、数据存储器与功能单元之间交换，允许在每个时钟周期内作多次操作。将本专利技术的各个方面协同组合起来，可产生意料不到的理想结果。例如，应用连续存在存储器内的可变长度指令，减少了DSP必需的电路面积，便于对DSP增设多条数据总线，并增设可被多个处理单元访问的寄存器，提高DSP的总体性能。组合本专利技术各个方面提提供的其它优点是明显的，下面将作详述。根据参照附图对本专利技术示例性实施例的详述，特别是所附权项所规定的本专利技术的上述特征与其它特征及其优点就更清楚了。附图简述根据下面结合附图对本专利技术诸示例性实施例的详述，本专利技术的特征、目的和优点将变得更加清楚，图中同样的字符表示相应的元件，其中图1是按原有技术构制的DSP的方框图2是实施本专利技术的DSP的方框图3是寄存库输入口与寄存器之间连接的方框图4是寄存库的寄存器与输出口之间连接的方框图5是存储在本专利技术一实施例的存储空间里一组可变长度指令的示图6是表示指令取出单元操作的流程图7是按本专利技术一实施例构制的指令取出单元的方框图8是按本专利技术一实施例构制的MAV单元的方框图9是本专利技术一实施例使用的指令体系的方框图。较佳实施例的详细描述本专利技术是新的改进的数据信号处理方法与电路。在整个说明书中，对信号、指令与数据采取了各种基准。这类信号、指令与数据较佳地用电压、电流表示，电流库包括带电、光学或磁性粒子，或它们的某种组合，其用法是众所周知的。用各种化学与生物化合物来表示这类信号、指令与数据，一般也符合本专利技术的使用，但是不作优先考虑，因为难以使用、管理和操纵这类项目。另外，参照了本专利技术的各个方面、有利性、特征或优点(当不特定参照时，在此统称为方面)。本专利技术的有些实施例中，可以单独实现这些不同的方面而无本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：G·C·西赫，周群真，S·K·杰哈，I·坎，林健，Q·莫蒂瓦拉，K·约翰，张利，张海涛，李维斯，C·E·萨卡玛基，P·A·坎塔克，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：