具有高速缓存数据接口的高密度闪存制造技术

一种数据存储元件包括：控制器、ＦｅＲＡＭ存储单元和具有远高于ＦｅＲＡＭ存储单元的数据存储容量的闪存单元。最初，数据存储元件接收到数据，控制器将其存储在ＦｅＲＡＭ存储单元中。因为ＦｅＲＡＭ元件具有高的写速率，这可以非常快地完成。其后，控制器将数据转移到闪存单元中。因此，数据存储元件组合了ＦｅＲＡＭ元件的高存储速率能力和闪存元件的高存储容量。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种提供非易失性数据存储的数据存储元件。
技术介绍
闪存(同样公知为FEPROM，“快速可擦除只读存储器”)是一种良好确立的技术。其定义为一种EPROM(可擦除可编程只读存储器)，其中，在存储块中或在整个存储芯片中可以容易地完成擦除，并且对于安装在计算机系统中的芯片，可以完成擦除。当前可用的闪存芯片提供非常高的存储密度(例如512Mbit，或者更高)。从这种存储器中读取数据是相当快的，然而由于闪存的存储原理，写闪存是较慢的操作。典型地，数据写操作为毫秒量级或更多。相反地，FeRAM(铁电随机存取存储器)的新技术提供具有非常快写性能的非易失性RAM，写存储时间在50ns和以下的范围内。然而，当前的FeRAM技术只允许有限的存储密度，小于1Mbit(尽管设想32Mbit范围的密度将以合理成本实现商业化)。
技术实现思路
本专利技术的目的是提供一种新且有用的非易失性数据存储元件，具体地，提供一种具有高存储容量(大于100Mbits)和快速写时间的存储元件。概括地，本专利技术提出一种数据存储元件，其中，第一非易失性存储单元被用作暂时写入数据的数据缓存，并且第二非易失性存储器(具有100Mbit或更高的存储容量)被用作主存储器。第一非易失性存储单元支持高于第二非易失性存储单元的数据写速率。可以以高速率将数据写入第一非易失性存储器，并随后循序地转移到第二非易失性存储器中。因此，该元件提供高数据写速率和高存储容量。因为两个存储器都是非易失性的，不会由于意外的系统断电而导致数据丢失。优选地，第一非易失性存储单元是FeRAM存储器，或者可选地是MRAM存储器。优选地，第二非易失性存储器是闪存，然而可以可选地是用于存储电荷来改变存储元件特征的任意其它高密度存储器(例如晶体管)，通过在浮动存储栅极(EEPROM、FLASH)上或向栅极介质(NROM)中施加电荷，对其进行编程。读取存储元件的特征(例如其阈值电压)的时间取决于存储的电荷量。这种元件的读操作较快，然而因为电荷隧道处理较慢，写操作相对较慢。附图说明只是作为示例，结合附图1来说明本专利技术的优选属性，附图1示意地示出了本专利技术的实施例。具体实施例方式如图1所示，作为本专利技术实施例的存储元件包括FeRAM单元1、闪存单元3和控制器5。FeRAM单元1具有小于闪存单元3的存储容量。典型地，FeRAM单元1的存储容量大于1Mbit，例如4Mbit，而闪存单元3的存储容量大于100Mbit，例如128Mbit。元件具有接口7(通过多个引脚实现)，接口7包括数据I/O接口9，用于接收要存储在存储元件中的数据和发送从存储元件中检索到的数据；地址接口11，用于接收表示数据要存储的地址的信号；以及控制信号接口13，用于接收控制信号，控制信号包括“写信号”，表示要将数据I/O接口9接收到的数据存储在接口11接收到的地址所表示的地址中；或者“读信号”，表示要通过数据I/O接口9发送存储在地址接口11接收到的地址中的数据。控制器5控制FeRAM单元1和闪存单元3的操作。最初(即在FeRAM单元1未满时)控制器5将通过数据接口9接收到的数据存储在FeRAM单元1中。因此，如果在此期间接收到的数据不大于FeRAM单元1的容量，可以以典型为FeRAM存储器的速率将数据写入存储元件。其后，控制器5将数据从FeRAM单元1转移到闪存单元3中，逐渐使FeRAM元件变空。因此，FeRAM单元1用作暂时数据存储的数据缓冲器。通常，并不真正地从FeRAM单元1擦除数据，而是将数据保留在其中直到稍后新数据达到时被覆盖。注意，提供给地址接口11的地址表示闪存单元3中的地址。他们不表示FeRAM单元1的特定地址。对于传统缓冲存储器，FeRAM单元1存储数据和地址数据，以便随后控制器5可以将数据复制到闪存单元3中的正确位置。数据自身取决于寻址技术。对于顺序地址，只要有开始和结束地址就足够了，然而对于随机存取，需要要存储的每一个数据字的地址。当控制器5接收到读控制信号时，如果此时在FeRAM单元1中不存在数据，控制器5直接从闪存单元3中与地址接口11所指定的地址相对应的位置提取数据，并且通过数据接口9发送数据。在此时FeRAM单元1中仍然存在一些数据的情况下，给该处理补充以下步骤控制器检查请求数据是否处于FeRAM中，并且如果是，从该元件中发送数据。因为从闪存的读操作是非常快的，可以快速地执行读操作，而不使用FeRAM单元1。因此，上述方案提供高存储密度以及快速读和写操作。如果超出FeRAM存储单元1的存储容量，即，如果在短时间内写入元件的数据超出控制器5的能力，出现一个问题，由于大于FeRAM存储单元1的容量，将其写入闪存单元3。假设FeRAM元件的容量高于在典型的单个写操作期间发送到存储元件的数据量，这种可能性很小。如果发生了，存储元件只简单地不执行写操作(并且可选地，例如通过控制信号接口13，产生发送自存储元件、表示不能够接收数据的信号)。可选地，控制器5将不能够存储在FeRAM存储单元1中的任意数据直接发送到闪存单元3。在这种情况下，以与当前告知的闪存元件相关的写速率，执行写操作。可以以各种方式实现本实施例的存储元件。最便捷地，FeRAM存储单元1、闪存单元3和控制器5是三个分离的集成电路，然而可以将这三个集成电路封装在单个封装中(即形成整块的单元，以便安装在印刷电路板上)，或者可选地独立封装(即作为多个分离单元，分离地安装在印刷电路板上)。这两种封装可能性的任意组合同样是可以的。另一种可能性是例如按照嵌入技术或片上系统，将FeRAM存储单元1、闪存单元3和控制器5中的任意一个或多个设置在相同晶片上。尽管只详细说明了本专利技术的一个实施例，在本专利技术的范围内多个变体是可以的，并且对于技术人员是显而易见的。例如，可以由技术人员使用已经在传统FeRAM单元和闪存单元中存在的控制电路，来直接实现控制器5，在其它实施例中，例如，通过将控制单元5的功能性作为提供FeRAM存储单元1的集成电路中的一部分电路提供，可以在一定程度上集成两种形式的控制。尽管只详细说明了本专利技术的一个实施例，在本专利技术的范围内多个变体是可以的，并且对于技术人员是显而易见的。例如，可以用MRAM单元代替FeRAM存储单元1。MRAM具有比FeRAM更高的存储性能，并且如上所述，其在本专利技术中的实现是基本的。本文档来自技高网...

【技术保护点】
一种数据存储元件，包括：控制器、第一非易失性存储单元、第二非易失性存储单元和数据接口，控制器被设置为：当元件通过数据接口接收用于存储的数据时，将数据存储在第一非易失性存储单元中，并且随后将数据转移到闪存单元中。

【技术特征摘要】
【国外来华专利技术】US 2003-8-27 10/650,4581.一种数据存储元件，包括控制器、第一非易失性存储单元、第二非易失性存储单元和数据接口，控制器被设置为当元件通过数据接口接收用于存储的数据时，将数据存储在第一非易失性存储单元中，并且随后将数据转移到闪存单元中。2.根据权利要求1所述的数据存储元件，其中，第一非易失性存储单元是FeRAM存储单元。3.根据权利要求1所述的数据存储元件，其中，第一非易失性存储单元是MRAM存储单元。4.根据权利要求1所述的数据存储元件，其中，第二非易失性存储单元是闪存单元。5.根据权利要求1所述的数据存储元件，被设置为当接收...

【专利技术属性】
技术研发人员：托马斯勒尔，迈克尔雅各布，诺伯特雷姆，汉斯奥利弗约瑟夫，
申请(专利权)人：因芬奈昂技术股份有限公司，
类型：发明
国别省市：DE[德国]