用于DRAM器件的数据选通同步制造技术

本发明专利技术涉及在一个器件（例如：ＤＲＡＭ器件）处确定两个外部供给的定时信号（例如时钟信号（ＣＬＫ）和数据选通信号（ＤＱＳ））之间的相位差的方法和设备。可以调节其中一个上述信号本身的定时或其它内部存储器信号的定时，所述其它内部信号可以在通过该ＤＱＳ信号控制的电路中使用。

【技术实现步骤摘要】

本专利技术主要涉及存储器器件，并且更具体地涉及检测在时钟信号和数据选通信号之间的相位差。
技术介绍
在许多存储器设计中，经常有多于一个的定时信号并且这些定时信号一般会被偏斜。通常，“偏斜”是指在两个定时信号之间的定时差异，例如，从第一个定时信号的前沿到第二个定时信号的前沿的时间。在一些设计中，可允许一个定时信号向另一个定时信号偏斜预定的容差。例如，在当前的双倍数据率DDR动态随机存取存储器(DRAM)的设计中，数据选通信号(DQS)和时钟信号(CLK)的相位关系可偏斜至+/-25％。在一些存储器的设计中，在存储器内的某一逻辑可以以CLK信号或在CLK域内来定时，而在存储器内的其它逻辑则可以以DQS信号或在DQS域内来定时。在传统的DRAM设计中，通过调节内部定时来实现内部同步，以便适应最坏情形的DQS-CLK偏斜情况。在图1中显示了这种方法的一个例子。图中显示了三种可能的DQS信号，即DQS@tDQSSnom、DQS@tDQSSnim和DQS@tDQSSmax，它们分别代表标称DQS定时以及当DQS领先CLK达25％时和当DQS滞后CLK达25％时的两种最坏情形的DQS定时。该存本文档来自技高网...

【技术保护点】
一种用于在集成电路内调节一个内部信号的定时的方法，包括：－确定在第一和第二外部供给的定时信号之间的相位差；－基于所确定的相位差产生一个多比特控制信号；以及－基于该多比特控制信号来调节该内部信号的定时。

【技术特征摘要】
US 2005-2-28 11/0685821.一种用于在集成电路内调节一个内部信号的定时的方法，包括-确定在第一和第二外部供给的定时信号之间的相位差；-基于所确定的相位差产生一个多比特控制信号；以及-基于该多比特控制信号来调节该内部信号的定时。2.如权利要求1所限定的方法，其中该内部信号是第二外部供给的定时信号的延迟形式。3.如权利要求2所限定的方法，其中调节该内部信号的定时包括基于该多比特控制信号来混合该第二外部供给的定时信号的一个或多个延迟形式。4.如权利要求1所限定的方法，其中该内部定时信号是一个到控制逻辑的输入，其中通过该第二外部供给的定时信号来控制该控制逻辑的定时。5.如权利要求1所限定的方法，其中基于所确定的相位差产生该多比特控制信号包括连结来自多个相位检测器电路的输出信号，其中每个相位检测器电路接收所述第一和第二外部供给的定时信号作为输入。6.一种用于调节由存储器器件使用的一个或更多信号的定时的方法，包括-确定外部供给的时钟信号(CLK)和外部供给的数据选通信号(DQS)之间的相位差；-根据所确定的相位差产生一个多比特控制信号；以及-基于该多比特控制信号调节一个或更多信号的定时。7.如权利要求6所限定的方法，其中所述一个或更多信号包括该数据选通信号的至少一个延迟形式。8.如权利要求7所限定的方法，其中调节一个或更多信号的定时包括基于该多比特控制信号来混合该数据选通信号的一个或更多延迟形式。9.如权利要求6所限定的方法，其中所述一个或更多信号包括一个到控制逻辑的输入，其中通过该数据选通信号来控制该控制逻辑的定时。10.如权利要求6所限定的方法，进一步包括将该多比特控制信号提供给一个存储器控制器，以用于调节所述时钟信号和数据选通信号当中的至少一个。11.一种用于基于第一和第二外部供给的定时信号来调节集成电路的内部定时的设备，包括-至少一个相位检测电路，其被设置成检测在所述第一和...

【专利技术属性】
技术研发人员：J施内尔，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]