一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法技术

本发明专利技术涉及一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法，高电子迁移率晶体管包括：衬底、至少四层异质结结构、源电极、漏电极、中间层和栅电极，至少四层异质结结构依次层叠在衬底上，且至少四层异质结结构中开设有栅槽，栅槽将至少四层异质结结构形成的二维电子气隔断；源电极嵌入至少四层异质结结构的一端；漏电极嵌入至少四层异质结结构的另一端；中间层位于栅槽中以及至少四层异质结结构的表面上，一端与源电极接触，另一端与漏电极接触，中间层与至少四层异质结结构之间形成二维电子气；栅电极位于栅槽中且位于中间层上。该高电子迁移率晶体管在阈值电压和跨导不严重恶化的条件下，实现了更大的正向电流，得到了更小的导通电阻。了更小的导通电阻。了更小的导通电阻。

【技术实现步骤摘要】
一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法


[0001]本专利技术属于半导体器件结构与制作领域，具体涉及一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法。

技术介绍

[0002]随着半导体领域的蓬勃发展，以GaN为代表的第三代半导体吸引了人们的注意。GaN材料的禁带宽度相比Si有很大的提高，因此GaN具备一些更优异的性能，例如高临界击穿场强、高热导率、高饱和电子速度以及良好的耐高温、抗辐射等。在器件制造方面，GaN可以和AlGaN形成AlGaN/GaN HEMT器件，在AlGaN/GaN两种材料的界面处会形成高浓度的电子，这些电子被局限在势阱中，只能在两个方向上自由运动，因此具有更高的迁移率，被称为二维电子气(2DEG)，因而AlGaN/GaN HEMT器件的研究成为热点。
[0003]为了追求更大的饱和电流，更小的串联电阻，多沟道AlGaN/GaN HEMT器件进入了人们的视线，得到了广泛的研究。多沟道AlGaN/GaN HEMT器件是将多层AlGaN/GaN沟道进行叠加，期望沟道中的载流子也能够随着沟道数量的增加呈现倍数增加，实现更优秀的性能。
[0004]早在2005年，Jie Liu等人就通过在沟道区插入一层6nm厚度、Al组分为5％的AlGaN，实现了具有高线性度的Al
0.3
Ga
0.7
N
–
Al
0.05
Ga
0.95
N
–
GaN复合沟道结构器件。该器件通过对器件进行直流和射频的测量，证明了跨导和截止频率可以维持在峰值附近。这些特性有利于线性大信号操作，适用于先进的3G无线系统，如W
‑
CDMA/UMTS。
[0005]2010年，西安电子科技大学的付小凡等人将Si以SiH4的形式通到反应室中，通过对离衬底最近的缓变铝组分的势垒层中进行浓度为3
×
10
19
的Siδ掺杂，得到AlGaN/GaN/AlGaN/GaN双沟道异质结材料。该双沟道异质结材料经过流片，制成HEMT器件，测得的掺杂的双沟道器件的欧姆接触电阻为0.0495Ohm
·
mm，栅极悬空时的漏源电流达到2A/mm，通过实验证明，双沟道中载流子的迁移率等电特性在高温环境下仍然具有很好的稳定性。可以用该器件用来实现大电流，降低源漏区电阻。
[0006]2020年，Y.H Chang等人通过在栅极上使用空气桥式场板(AFP)和倾斜场板，提高了双沟道AlGaN/GaN HEMT的关态击穿电压。该双沟道AlGaN/GaN HEMT，仅使用AFP可以在一定程度上降低栅边缘附近的峰值电场，如果再加上倾斜的场板可以获得更好的效果，击穿电压提高了10倍；证明空气桥场板和斜场板都对减小沟道的峰值电场，增大双沟道HEMT器件的击穿电压。
[0007]上述多沟道器件都只有两个沟道，因为随着沟道数目的增多，栅极难以控制下层沟道，但出于对更大电流的需求，需要增加沟道的数目，另寻他法以求控制所有沟道。
[0008]2021年，Luca Nela等人将Si基四沟道器件与FinFET结构结合，并对器件进行了钝化。实验发现在保持相同击穿电压V
BR
的情况下，导通电阻R
ON
与传统单通道器件相比降低了约3倍，且SiN钝化层有效降低了栅极与沟道接触处的陷阱，提升了击穿电压。研究发现，将多沟道器件与FinFET结构结合，通过在沟道侧壁处淀积栅极，使得沟道两侧的栅极也可以控制沟道中的2DEG，达到一个栅极同时控制多个沟道的效果，且能够有效耗尽沟道中的载
流子，器件性能表现良好。
[0009]然而，FinFET结构的制造工艺过于复杂精密，当与多沟道HEMT器件相结合时，进一步增加了工艺的复杂度，难以实现高质量器件的制备以及大批量制造；同时，FinFET结构的使用会损耗沟道中载流子的浓度，从而使电流减小。

技术实现思路

[0010]为了解决现有技术中存在的上述问题，本专利技术提供了一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0011]本专利技术实施例提供了一种槽栅多沟道结构高电子迁移率晶体管，包括：衬底、至少四层异质结结构、源电极、漏电极、中间层和栅电极，其中，所述至少四层异质结结构依次层叠在所述衬底上，且所述至少四层异质结结构中开设有栅槽，所述栅槽将所述至少四层异质结结构形成的二维电子气隔断；
[0012]所述源电极嵌入所述至少四层异质结结构的一端；
[0013]所述漏电极嵌入所述至少四层异质结结构的另一端；
[0014]所述中间层位于所述栅槽中以及所述至少四层异质结结构的表面上，其一端与所述源电极接触，另一端与所述漏电极接触，所述中间层与所述至少四层异质结结构之间形成二维电子气；
[0015]所述栅电极位于所述栅槽中且位于所述中间层上。
[0016]在本专利技术的一个实施例中，所述异质结结构包括本征层和势垒层，其中，所述势垒层位于所述本征层上。
[0017]在本专利技术的一个实施例中，位于所述衬底上的所述本征层的厚度为200nm，位于所述势垒层上的所述本征层的厚度为20～50nm。
[0018]在本专利技术的一个实施例中，所述势垒层的厚度为10～30nm。
[0019]在本专利技术的一个实施例中，所述本征层的材料为GaN，所述势垒层的材料为Al
x
Ga1‑
x
N，所述中间层的材料包括Al
y
Ga1‑
y
N、AlN中的一种或多种，其中，x的值与y的值不相同。
[0020]在本专利技术的一个实施例中，当所述势垒层的材料为Al
x
Ga1‑
x
N且所述中间层的材料为Al
y
Ga1‑
y
N时，x为10％～25％，y大于或等于35％。
[0021]在本专利技术的一个实施例中，所述中间层的厚度为5～30nm。
[0022]本专利技术的另一个实施例提供了一种槽栅多沟道结构高电子迁移率晶体管的制作方法，包括步骤：
[0023]S1、在衬底重复制备异质结结构，形成依次层叠的至少四层异质结结构，每个所述异质结结构形成二维电子气；
[0024]S2、在所述至少四层异质结结构的一端制备源电极，另一端制备漏电极；
[0025]S3、刻蚀所述至少四层异质结结构，形成栅槽，所述栅槽将所述至少四层异质结结构形成的二维电子气隔断；
[0026]S4、在所述栅槽中和所述至少四层异质结结构的表面上制备中间层，所述中间层与所述至少四层异质结结构之间形成二维电子气；
[0027]S5、在所述中间层上制备栅电极。
[0028]在本专利技术的一个实施例中，步骤S1包括：
[0029]S11、利用金属有机物化学气相淀积工艺，在所述衬底上依次生长本征层和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种槽栅多沟道结构高电子迁移率晶体管，其特征在于，包括：衬底(1)、至少四层异质结结构(2)、源电极(3)、漏电极(4)、中间层(5)和栅电极(6)，其中，所述至少四层异质结结构(2)依次层叠在所述衬底(1)上，且所述至少四层异质结结构(2)中开设有栅槽(23)，所述栅槽(23)将所述至少四层异质结结构(2)形成的二维电子气隔断；所述源电极(3)嵌入所述至少四层异质结结构(2)的一端；所述漏电极(4)嵌入所述至少四层异质结结构(2)的另一端；所述中间层(5)位于所述栅槽(23)中以及所述至少四层异质结结构(2)的表面上，其一端与所述源电极(3)接触，另一端与所述漏电极(4)接触，所述中间层(5)与所述至少四层异质结结构(2)之间形成二维电子气；所述栅电极(6)位于所述栅槽(23)中且位于所述中间层(5)上。2.根据权利要求1所述的槽栅多沟道结构高电子迁移率晶体管，其特征在于，所述异质结结构(2)包括本征层(21)和势垒层(22)，其中，所述势垒层(22)位于所述本征层(21)上。3.根据权利要求2所述的槽栅多沟道结构高电子迁移率晶体管，其特征在于，位于所述衬底(1)上的所述本征层(21)的厚度为200nm，位于所述势垒层(22)上的所述本征层(21)的厚度为20～50nm。4.根据权利要求2所述的槽栅多沟道结构高电子迁移率晶体管，其特征在于，所述势垒层(22)的厚度为10～30nm。5.根据权利要求2所述的槽栅多沟道结构高电子迁移率晶体管，其特征在于，所述本征层(21)的材料为GaN，所述势垒层(22)的材料为Al
x
Ga1‑
x
N，所述中间层(5)的材料包括Al
y
Ga1‑
y
N、AlN中的一种或多种，其中，x的值与y的值不相同。6.根据权利要求5所述的槽栅多沟道结构高电子迁移率晶体管，其特征在于，当所述势垒层(22...

【专利技术属性】
技术研发人员：王冲，邓松，马晓华，郑雪峰，何云龙，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：