半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，所述半导体器件包括：第一晶圆，包括衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的背面形成有通孔，所述通孔贯穿所述衬底，所述衬底的背面和正面为相对的面；第一氧化物层、第一氮化物层和第二氧化物层，依次形成于所述通孔的内表面上，且所述通孔的底面形成有开口，所述开口暴露出所述金属互连结构；以及，金属层，填充于所述通孔和所述开口中，所述金属层与所述金属互连结构电连接。本发明专利技术的技术方案使得防止金属扩散以及抗电压击穿的能力得到提高，进而使得电学稳定性得到提高，且降低了生产成本。且降低了生产成本。且降低了生产成本。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]采用BSI(Back
‑
side Illumination，背照式)技术将像素晶圆的正面与承载晶圆进行熔融键合之后，通过在像素晶圆背面制作TSV(Through Silicon Vias，硅通孔)通孔来将位于像素晶圆正面的金属互连结构(包含焊盘)引出。具体步骤包括：首先，刻蚀像素晶圆背面的衬底，以形成贯穿衬底的通孔；然后，采用ALD(Atomic Layer Deposition，原子层沉积)技术形成氧化硅层于通孔的侧面和底面；接着，刻蚀通孔底面的氧化硅层以及氧化硅层下方的介质层，以暴露出像素晶圆正面的金属互连结构；接着，沉积金属层于通孔中，金属层与金属互连结构电连接，以通过金属层将焊盘引出。
[0003]但是，采用ALD技术形成氧化硅层是一种成本高且效率低的工艺过程；且氧化硅层防止金属层中的金属扩散以及防止电压击穿的能力有限，很容易导致TSV结构的电性能失效。
[0004]因此，需要对TSV结构及其制作方法进行改进，以解决上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件及其制造方法，使得防止金属扩散以及抗电压击穿的能力得到提高，进而使得电学稳定性得到提高，且降低了生产成本。
[0006]为实现上述目的，本专利技术提供了一种半导体器件，包括：
[0007]第一晶圆，包括衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的背面形成有通孔，所述通孔贯穿所述衬底，所述衬底的背面和正面为相对的面；
[0008]第一氧化物层、第一氮化物层和第二氧化物层，依次形成于所述通孔的内表面上，且所述通孔的底面形成有开口，所述开口暴露出所述金属互连结构；以及，
[0009]金属层，填充于所述通孔和所述开口中，所述金属层与所述金属互连结构电连接。
[0010]可选地，所述衬底与所述器件层之间依次形成有第三氧化物层、第二氮化物层和第四氧化物层，所述第四氧化物层与所述金属互连结构接触。
[0011]可选地，所述通孔还贯穿所述第三氧化物层。
[0012]可选地，所述第一氧化物层未覆盖所述通孔底部，将所述第一氮化物层的位于所述通孔底部的部分暴露出来，以使得所述第一氮化物层与所述第二氮化物层连接。
[0013]可选地，所述第一氮化物层和所述第二氮化物层的材质包括氮化硅、氮氧化硅、氮化锗和氮氧化锗中的至少一种。
[0014]可选地，所述半导体器件还包括与所述器件层的远离所述衬底的一面键合的第二晶圆。
[0015]本专利技术还提供了一种半导体器件的制造方法，包括：
[0016]提供第一晶圆，所述第一晶圆包括衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构；
[0017]形成通孔于所述衬底的背面，所述通孔贯穿所述衬底，所述衬底的背面和正面为相对的面；
[0018]依次形成第一氧化物层、第一氮化物层和第二氧化物层于所述通孔的内表面上；
[0019]形成开口于所述通孔的底面，所述开口暴露出所述金属互连结构；以及，
[0020]填充金属层于所述通孔和所述开口中，所述金属层与所述金属互连结构电连接。
[0021]可选地，所述衬底与所述器件层之间依次形成有第三氧化物层、第二氮化物层和第四氧化物层，所述第四氧化物层与所述金属互连结构接触。
[0022]可选地，所述通孔还贯穿所述第三氧化物层。
[0023]可选地，在形成所述第一氧化物层于所述通孔的内表面上之后且形成所述第一氮化物层于所述通孔的内表面上之前，所述半导体器件的制造方法还包括：
[0024]去除所述通孔底面的所述第一氧化物层，或者，去除所述通孔底面的所述第一氧化物层和所述第二氮化物层，以使得所述第一氮化物层与所述第二氮化物层连接。
[0025]可选地，采用原子层沉积工艺形成所述第一氧化物层和所述第二氧化物层，采用化学气相沉积工艺形成所述第一氮化物层。
[0026]可选地，形成所述通孔于所述衬底的背面之前，将所述器件层的远离所述衬底的一面键合于一第二晶圆上。
[0027]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0028]1、本专利技术的半导体器件，由于在通孔的内表面上的第一氧化物层和第二氧化物层之间形成有第一氮化物层，使得防止所述通孔中的金属层中的金属扩散的能力得到提高，且有效提高了抗电压击穿的能力，进而使得第一氧化物层、第一氮化物层、第二氧化物层和金属层构成的通孔插塞结构的电学稳定性得到提高。
[0029]2、本专利技术的半导体器件的制造方法，通过在第一晶圆中的通孔的内表面上的第一氧化物层和第二氧化物层之间增加了第一氮化物层，使得防止所述通孔中的金属层中的金属扩散的能力得到提高，且有效提高了抗电压击穿的能力，进而使得第一氧化物层、第一氮化物层、第二氧化物层和金属层构成的通孔插塞结构的电学稳定性得到提高；并且，与所述通孔的内表面上阻挡金属扩散的整个阻挡层的材质均为氧化物的结构相比，将部分厚度的阻挡层采用氮化物替代，降低了采用原子层沉积工艺形成氧化物的工艺成本且提高了工艺效率。
附图说明
[0030]图1是本专利技术一实施例的半导体器件的示意图；
[0031]图2是本专利技术另一实施例的半导体器件的示意图；
[0032]图3是本专利技术一实施例的半导体器件的制造方法的流程图；
[0033]图4a～图4e是图3所示的半导体器件的制造方法中的实施例一的器件示意图；
[0034]图5a～图5e是图3所示的半导体器件的制造方法中的实施例二的器件示意图。
[0035]其中，附图1～图5e的附图标记说明如下：
[0036]11
‑
第一衬底；111
‑
第三氧化物层；112
‑
第二氮化物层；113
‑
第四氧化物层；114
‑
沟
槽；12
‑
第一器件层；121
‑
金属互连结构；13
‑
绝缘介质层；131
‑
第二开口；14
‑
通孔；15
‑
第一氧化物层；16
‑
第一氮化物层；17
‑
第二氧化物层；18
‑
第一开口；19
‑
金属层；21
‑
第二衬底；22
‑
第二器件层。
具体实施方式
[0037]为使本专利技术的目的、优点和特征更加清楚，以下对本专利技术提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
[0038]本专利技术一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一晶圆，包括衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的背面形成有通孔，所述通孔贯穿所述衬底，所述衬底的背面和正面为相对的面；第一氧化物层、第一氮化物层和第二氧化物层，依次形成于所述通孔的内表面上，且所述通孔的底面形成有开口，所述开口暴露出所述金属互连结构；以及，金属层，填充于所述通孔和所述开口中，所述金属层与所述金属互连结构电连接。2.如权利要求1所述的半导体器件，其特征在于，所述衬底与所述器件层之间依次形成有第三氧化物层、第二氮化物层和第四氧化物层，所述第四氧化物层与所述金属互连结构接触。3.如权利要求2所述的半导体器件，其特征在于，所述通孔还贯穿所述第三氧化物层。4.如权利要求3所述的半导体器件，其特征在于，所述第一氧化物层未覆盖所述通孔底部，将所述第一氮化物层的位于所述通孔底部的部分暴露出来，以使得所述第一氮化物层与所述第二氮化物层连接。5.如权利要求2所述的半导体器件，其特征在于，所述第一氮化物层和所述第二氮化物层的材质包括氮化硅、氮氧化硅、氮化锗和氮氧化锗中的至少一种。6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括与所述器件层的远离所述衬底的一面键合的第二晶圆。7.一种半导体器件的制造方法，其特征在于，包括：提供第一晶圆，所述第一晶圆包括衬底和形成于所述衬底正面的器件层，所述器件层中形成有金...

【专利技术属性】
技术研发人员：姚琴，占迪，刘天建，胡胜，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：