数字伺服装置制造方法及图纸

一种数字伺服装置，具有计数器，闩锁手段，伺服控制输出的手段及序列发生器，其特征在于还具备被测脉冲输入时，利用控制输入控制部，使时钟脉冲信号停止向计数器中输入的手段；锁存指定低位比特中的最高位的最高位闩锁手段；将计数器的内容向高位方向移指定比特的手段；用最高位闩锁手段的输出和计数器移位指定比特的输出，得到判断伺服控制输出的上限、下限以及其间的线性范围的判定输出的高位比特处理手段。（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术是有关把例如，视频磁带记录器(以下记为VTR)的伺服系统，数字化了的数字伺服装置。特别是有关使适用于象主导轴伺服系统的各种马达转速的伺服系统，稳定化的装置。在要求具有VTR伺服系统那种高精度、高稳定性的伺服装置中，用数字信号处理来进行的伺服装置是非常有效的。第11图表示的是，已有的数字频率鉴别器的构成。时钟脉冲信号CK从输入端子8输入，并被输入到构成输入控制部的“与”回路7的一个端子和序列发生器1，当输入被测信号FG时，序列发生器与其同步，并按第12图所示的定时，产生停止信号STOP、闩锁信号LATCH和预置信号PRESET。以下将结合第12图进行说明。作为被测信号FG，例如是从检测VTR主导轴马达转速检测装置发出的检测脉冲。来自序列发生器的停止信号STOP，加到“与”回路7上，并停止时钟脉冲信号CK供给可预置的正向计数器2(以下称为正向计数器)。而且当计数器2的动作稳定，例如经过5个时钟脉冲信号后，来自序列发生器1的闩锁信号LATCH，加到闩锁回路3和闩锁回路4的脉冲输入端，当输入闩锁信号LATCH时，闩锁回路3锁存正向计数器2的从低位开始的M个位(比特);而闩锁回路4锁存分别由后述的线性范围判定信号F和进位判定信号G，而信号F和G是由译码器5对正向计数器2的高位的L个比特进行了译码的信号。在得到锁存动作后，再把从序列发生器得到的预置信号PRESET，加到正向计数器2的预置端PR上。预置数据可用存储在由只读存储器构成的记忆装置(以下称ROM)中的数据。进行了上述预置动作后，用来自序列发生器的“1”电平的停止信号STOP，使“与”回路7变为导通状态，正向计数器2可以再次进行计数动作。译码器5对L比特的内容进行判定，并且在全“1”时，输出表示线性范围的线性范围判定信号F，而当计数器中有显示其溢出的进位时，输出进位判定信号G。下面将结合第13图说明其内容。如第13图所示，当输入第1个被测信号FG1时，上述系统就以预置值NP为起始值，开始正向计数器2的计数动作。同图用CNT表示的锯齿状实线图形，表示的是计数动作的变化状况。如果输入译码器中的L比特数为3比特，则在该L比特变为全“1”以前，低位的M比特的内容，按CNT中的锯齿状的虚线图形，重复进行3循环。而当下一个被测信号FG2在虚线所示的位置上出现时，时点t1的数据则被锁存到闩锁回路3中。由于该时点t1在线性范围内，闩锁回路3的输出数据，将加到图中未示的下一段脉冲幅宽的调制回路上，并作为设定脉冲宽度的数据。而脉冲调制回路的输出，用再下一段的低通滤波器进行平整后，作为主导轴马达的驱动电路的转速控制电压使用。上述闩锁回路4的输出，表示检波输出现在的时点是否是在线性范围里，所以如果线性范围制定信号F和进位判定信号G是低电平，则表示是检波特性为下限以下，如果线性范围判定信号F是高电平，而进位判定信号G是低电平，则表示是线性范围;如果线性范围判定信号F是低电平，而进位判定信号G是高电平，则表示是线性范围的上限以上。因此，闩锁电路4的内容，可以利用来决定是否采用闩锁电路3的输出数据。将其归纳为 预置值NP可以这样进行设定;当具有中心频率f0的被测信号FG到来时，可得到线性范围的中央( )，更具体地说，如果时钟信号CK的频率为fck时由fck/f0＝2N-2M-1-NP+NS可得NP＝2N-2M-1+NS-fck/f0其中，NS为定序期间的时钟脉冲信号的停止数。第14图为已有的数字相位比较器的构成例。序列发生器11根据比较信号COM，按时钟脉冲信号CK取定时，并按第15图所示的定时，输出停止信号STOP和闩锁信号LATCH。停止信号STOP加到3输入“与”回路15的一个输入端上，在其低电平期间，阻止时钟信号CK经“与”回路15加到正向计数器12上。而后，在计数器12的动作稳定后，(例如在第5个时钟脉冲时)，产生闩锁信号LATCH。把正向计数器12的内容，保持在闩锁回路13中。闩锁信号LATCH产生以后，当停止信号STOP变成高电平后，则允许时钟脉冲信号CK，再次通过“与”回路15，向正向计数器12输入。基准信号REF，如第16图所示，是占空的矩形波，例如，在低电平“0”期间，把正向计数器12强制复位，此时，正向计数器12的输出保持为“0”。当基准信号REF变为高电平“1”时，正向计数器12被解除复位，并开始正向计数。正向计数器12连续地对时钟脉冲信号CK进行计数，而当变为全“1”时，用全“1”检测回路14，检测该状态。在全“1”检测回路14检测出全“1”时，把该检测输出F，经反相器16，加到“与”回路15，和停止信号同样地禁止时钟脉冲信号CK输入到正向计数器12里。利用这个禁止，正向计数器12保持全“1”的状态，而且该状态一直可持续到基准信号REF变为低电平，强制正向计数器复位为止，如第16图所示。靠这一系列的动作，正向计数器12的内容CNT，如第16图所示，可以得到与基准信号REF同步的台形波的特性(梯形波特性)。当比较信号COM到来时，如果把位于台形波倾斜部的计数内容CNT，锁存到闩锁回路13中，则相对于基准信号REF的比较信号COM的相位差，可以用正向计数器12的计数内容来表示。也就是说，可以实现基准信号REF和比较信号COM的相位比较。闩锁回路13的锁存内容，可以作为图中未示出的伺服马达的相位控制情报使用。在上述回路中，利用仅仅领先于基准信号2N-1相位上，使基准信号变成高电平“1”，是有可能做到把基准信号REF和比较信号COM的相位差为0的状态，取在台形波倾斜部的中央位置的(如果计数器比特数为N，则为2N-1)。第17图表示的是利用上述已有的数字频率鉴别器(第11图)和相位比较器(第14图)的VTR伺服系统的构成例。例如，在VHS制式的VTR中，其主导轴系统有SP/LP/EP三种记录带速度，同时，都需要对用于高速再生的各种马达的转速进行控制。例如，当N倍速度再生时，为了使被测信号FG、比较信号COM的频率变成为N倍，首先将各信号进行1/N分频，再分别进行频率鉴别和相位比较。亦即，如第17图所示，分频器21、24分别对响应主导轴马达30的转速的被测信号FG和磁带MT走行速度的比较信号COM进行分频，并将其分频输出，供给频率鉴别器22和相位比较器25。该频率鉴别器22、相位比较器25的输出，经消除脉冲宽度调制波脉动成分的脉动滤波器23、26，输入到合成AFC控制电压和APC控制电压的增益补正放大器27。对N倍速度再生时，由于1/N分频，使增益降低了，所以把增益补正放大器27的增益，按使闭环的整体增益相同那样地切换设定为N倍。从该增益补正放大器27得到的输出，经驱动放大器28、晶体管29，供给主导轴马达30。已有的VTR的主导轴伺服回路，如上述构成。而且可以把第17图的构成中的用斜线所表示的范围的回路，进行集成电路化，因而需要和外付电路脉动滤器23、26相连接的插头P1～P5，同时还需要增益放大器27所必要的、构成其增益切换回路的模拟开关，因此，已有的伺服回路存在着需要把组件芯片面积做大的缺点。本专利技术的目的在于，提供一种在回路集成化时，能减少插头数并能减缩芯片面积的数字伺服装置。本专利技术是一种能控制输入计数器的时钟脉冲信号，并利用了该计数器的低位侧本文档来自技高网...

【技术保护点】
一种具备有：带时钟脉冲信号输入控制部的计数器；锁存该计数器输出里的指定低位比特的闩锁手段；利用上述闩锁手段的输出，得到与该输出相对应的伺服控制输出的手段以及加上了检测脉冲间隔或相位的被测脉冲，并用于取得响应该脉冲，控制上记计数器输入控制部的时钟脉冲信号的导通或非导通和相应于上述闩锁手段的闩锁脉冲的序列发生器的数字伺服装置，其特征在于，该装置中还备有：被测脉冲输入时，利用控制上述的输入控制部，使时钟脉冲信号停止向上记计数器中输入的手段；锁存上述的指定低位比特中的最高位的最高位闩锁手段；将计数器的内容向高位方向移指定比特的手段；用上述最高位闩锁手段的输出和上述计数器移位指定比特的输出，得到判断上记伺服控制输出的上限、下限以及其间的线性范围的判定输出的高位比特处理手段。

【技术特征摘要】
JP 1986-9-30 231719/861.一种具备有带时钟脉冲信号输入控制部的计数器；锁存该计数器输出里的指定低位比特的闩锁手段；利用上述闩锁手段的输出，得到与该输出相对应的伺服控制输出的手段以及加上了检测脉冲间隔或相位的被测脉冲，并用于取得响应该脉冲，控制上记计数器输入控制部的时钟脉冲信号的导通或非导通和相应于上述闩锁手段的闩锁脉冲的序列发生器的数字伺服装置，其特征在于，该装置中还备有被测脉冲输入时，利用控制上述的输入控制部，使时钟脉冲信号停止向上记计数器中输入的手段；锁存上述的指定低位比特中的最高位的最高位闩锁手段；将计数器的内容向高位方向移指定比特的手段；用上述最高位闩锁手段的输出...

【专利技术属性】
技术研发人员：伊藤健司，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]