一种抑制SRH非辐射复合的MicroLED器件及制备方法技术

本发明专利技术为一种抑制SRH非辐射复合的MicroLED器件及制备方法。该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、第一N

【技术实现步骤摘要】
一种抑制SRH非辐射复合的Micro LED器件及制备方法


[0001]本专利技术的技术方案涉及半导体器件,具体地说是一种微型半导体发光二极管(Micro LED)及其制备方法。

技术介绍

[0002]当前，由于智能手机、平板电脑的快速更迭以及高分辨率显示设备的需求增加，人们对高性能显示器的需求越来越大。自上世纪末至今，显示技术一直在不断发展。现如今，主流的显示屏幕主要分为两种：一种是液晶显示器(LCD)，它具有寿命长、成本低、便携度高以及亮度高的特点，但是存在转换效率差以及色彩饱和度和对比度低的问题；另一种是有机发光二极管(OLED)技术，OLED具有自发光和高对比度的特性，但在亮度以及使用寿命上还存有一定的缺陷。为了弥补LCD和OLED显示技术的不足，在亮度、寿命、分辨率和效率等方面更具备优势性的Micro LED(μLED)成为显示领域的研究热点。
[0003]Micro LED的应用主要集中在智能手表、便携式显示、笔记本电脑、微型投影显示器、增强现实(AR)和虚拟现实(VR)等新兴显示技术上。但由于μLED的尺寸很小，只有几十微米，甚至几微米，因此随着μLED芯片的单个像素点尺寸的减小，在器件表面缺陷引起的非辐射(SRH)复合对器件的外量子效率的影响愈发严重。
[0004]μLED在器件制备过程中，会不可避免地在器件的侧壁表面区域引入缺陷，这些缺陷会在器件中引入大量的缺陷能级，进而使参与非辐射复合的载流子浓度增加，从而导致参与辐射复合的载流子浓度降低，最终降低了器件的外部量子效率(EQE)。同时，器件侧壁表面缺陷产生漏电通道，使器件中部分的载流子向器件边缘扩散，致使器件的漏电流增加，影响了器件的可靠性。

技术实现思路

[0005]针对当前技术中存在的不足，本专利技术提供一种抑制侧壁SRH非辐射复合的Micro LED器件结构及制备方法；本专利技术在GaN基Micro LED器件的P
‑
型重掺杂半导体传输层的边缘处嵌入具有一定介电常数的绝缘限制层。该绝缘限制层可抑制电流向边缘扩散；此外，由于绝缘材料的介电常数越大其自身的电阻率就越小，因此通过采用介电常数较大的绝缘限制层，可以屏蔽P
‑
型半导体材料传输层内部极化电场，可以进一步减小Micro LED边缘处的载流子浓度，降低电流的扩散长，从而可实现更好的电流限制作用，降低Micro LED器件侧壁缺陷引起的SRH非辐射复合，提高器件的空穴注入效率和外量子效率(EQE)。
[0006]为了解决该技术问题，本专利技术所采用的技术方案是：
[0007]一种抑制SRH非辐射复合的Micro LED器件，该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、N
‑
型半导体材料层；所述的N
‑
型半导体材料层分为第一N
‑
型半导体材料层和第二N
‑
型半导体材料层；其中第一N
‑
型半导体材料层上矩阵均匀分布有矩形的第二N
‑
型半导体材料层；第二N
‑
型半导体材料层上依次覆盖有多量子阱层、P
‑
型电流阻挡层、P
‑
型半导体材料传输层；每个P
‑
型半导体材料传输层的中心覆盖有P
‑
型重掺杂半导体材料
传输层；P
‑
型半导体材料传输层上的非P
‑
型重掺杂半导体材料传输层区域，覆盖有绝缘限制层，绝缘限制层的厚度与半导体材料传输层相同；绝缘限制层和半导体材料传输层的上表面，为电流扩展层，电流扩展层上分布有P
‑
型欧姆电极；
[0008]所述的第一N
‑
型半导体材料层上的非第二N
‑
型半导体材料层区域，还分布有N
‑
型欧姆电极；
[0009]所述的P
‑
型重掺杂半导体材料传输层的投影面积为P
‑
型半导体材料传输层投影面的50～95％；
[0010]所述的第二N
‑
型半导体材料层的投影面积为第一N
‑
型半导体材料层面积的60％～80％。
[0011]所述绝缘限制层其材质为非掺杂的AlN、SiN、SiO2、TiO2、HfO2或Ta2O5。
[0012]所述衬底为蓝宝石、SiC、单晶硅、AlN、GaN或石英玻璃，衬底沿着外延生长方向的不同可以分成极性面[0001]衬底、半极性面[11
‑
22]衬底或非极性面[1
‑
100]衬底；
[0013]所述缓冲层的材质为本征GaN，厚度为0.01～5μm；
[0014]所述第一N
‑
型半导体材料层和第二N
‑
型半导体材料层的材质为硅掺杂的GaN，厚度分别为1～5μm和0.1～2μm；
[0015]所述多量子阱层材质为In
x1
Ga1‑
x1
N/GaN，其中，各组分系数0≤x1≤1，1≥1
‑
x1≥0，量子垒的禁带宽度应高于量子阱的禁带宽度，量子阱的个数大于等于1，量子阱In
x1
Ga1‑
x1
N厚度为1～10nm，量子垒GaN厚度为5～50nm。
[0016]所述P
‑
型电流阻挡层的材质为Al
x2
Ga1‑
x2
N，其中，各组分系数0≤x2≤1，1≥1
‑
x2≥0，厚度为10～100nm。
[0017]所述P
‑
型半导体材料传输层的材质为p型GaN，厚度为50～250nm。
[0018]所述P
‑
型重掺杂半导体材料传输层的材质为p型GaN，掺杂浓度为1
×
10
25
m
‑3～1
×
10
28
m
‑3，厚度为10～50nm。
[0019]所述电流扩展层的材料为ITO、Ni/Au、氧化锌、石墨烯、铝或金属纳米线，厚度为10～100nm。
[0020]所述N型欧姆电极为Al/Au或Cr/Au，其中，N型欧姆电极的投影面积为暴露的第一N
‑
型半导体传输层面积的5％～100％。
[0021]所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，P
‑
型欧姆电极的投影面积为电流扩展层面积的5％～100％。
[0022]所述的抑制SRH非辐射复合的Micro LED器件的制备方法包括以下步骤：
[0023]第一步，在MOCVD反应炉中，将衬底在1250～1350℃下进行烘烤，将衬底表面异物进行清除，然后分别生长缓冲层、N
‑
型半导体材料层、量子阱层、P
‑
型电流阻挡层、P
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抑制SRH非辐射复合的Micro LED器件，其特征为该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、N
‑
型半导体材料层；所述的N
‑
型半导体材料层分为第一N
‑
型半导体材料层和第二N
‑
型半导体材料层；其中第一N
‑
型半导体材料层上矩阵均匀分布有矩形的第二N
‑
型半导体材料层；第二N
‑
型半导体材料层上依次覆盖有多量子阱层、P
‑
型电流阻挡层、P
‑
型半导体材料传输层；每个P
‑
型半导体材料传输层的中心覆盖有P
‑
型重掺杂半导体材料传输层；P
‑
型半导体材料传输层上的非P
‑
型重掺杂半导体材料传输层区域，覆盖有绝缘限制层，绝缘限制层的厚度与半导体材料传输层相同；绝缘限制层和半导体材料传输层的上表面，为电流扩展层，电流扩展层上分布有P
‑
型欧姆电极。2.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述的第一N
‑
型半导体材料层上的非第二N
‑
型半导体材料层区域，还分布有N
‑
型欧姆电极。3.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述的P
‑
型重掺杂半导体材料传输层的投影面积为P
‑
型半导体材料传输层投影面的50～95％；所述的第二N
‑
型半导体材料层的投影面积为第一N
‑
型半导体材料层面积的60％～80％。4.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述绝缘限制层材质为非掺杂的AlN、SiN、SiO2、TiO2、HfO2或Ta2O5。5.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述衬底为蓝宝石、SiC、单晶硅、AlN、GaN或石英玻璃，衬底沿着外延生长方向的不同可以分成极性面[0001]衬底、半极性面[11
‑
22]衬底或非极性面[1
‑
100]衬底；所述缓冲层的材质为本征GaN，厚度为0.01～5μm；所述第一N
‑
型半导体材料层和第二N
‑
型半导体材料层的材质为硅掺杂的GaN,厚度分别为1～5μm和0.1～2μm；所述多量子阱层材质为In
x1
Ga1‑
x1
N/GaN，其中，各组分系数0≤x1≤1，1≥1
‑
x1≥0，量子垒的禁带宽度高于量子阱的禁带宽度，量子阱的个数大于等于1，量子阱In
x1
Ga1‑
x1
N厚度为1～10nm，量子垒GaN厚度为5～50nm；所述P
‑

【专利技术属性】
技术研发人员：张紫辉，张沐垚，李青，张勇辉，杭升，郑权，
申请(专利权)人：东旭集团有限公司，
类型：发明
国别省市：