【技术实现步骤摘要】
多栅极器件及其形成方法
[0001]本申请的实施例涉及多栅极器件及其形成方法。
技术介绍
[0002]电子工业对更小且更快的电子器件的需求不断增长，这些电子器件能够同时支持更多数量的日益复杂和精细的功能。为了满足这些需求，集成电路(IC)工业中存在低制造成本、高性能和低功耗IC的持续趋势。迄今为止，通过减小IC尺寸(例如，最小化IC部件尺寸)在很大程度上实现了这些目标，从而提高了生产效率并降低了相关成本。然而，这种缩放也增加了IC制造工艺的复杂性。因此，实现IC器件及其性能的持续进步需要IC制造工艺和技术中的类似进步。
[0003]近来，已经引入了多栅极器件以改善栅极控制。已经观察到多栅极器件可以增加栅极
‑
沟道耦合、减小截止状态电流和/或减小短沟道效应(SCE)。一种这样的多栅极器件是全环栅(GAA)器件，其包括可以部分或全部围绕沟道区域延伸以在至少两个侧上提供对沟道区域的访问的栅极结构。GAA器件使IC技术的大幅度缩小、保持栅极控制并且减轻SCE，同时与传统的IC制造工艺无缝集成。但是，随着GA...
【技术保护点】
【技术特征摘要】
1.一种多栅极器件，包括：第一多栅极器件，具有：第一沟道层，设置在第一源极/漏极部件之间，和第一金属栅极，围绕所述第一沟道层；第二多栅极器件，具有：第二沟道层，设置在第二源极/漏极部件之间，和第二金属栅极，围绕所述第二沟道层；介电栅极隔离鳍，设置在所述第一金属栅极和所述第二金属栅极之间并且将所述第一金属栅极和所述第二金属栅极分离，其中，所述介电栅极隔离鳍包括：第一介电层，具有第一介电常数，和第二介电层，具有第二介电常数并且设置在所述第一介电层上方。其中，所述第二介电常数大于所述第一介电常数；以及其中，所述第一金属栅极设置在所述第一沟道层和所述介电栅极隔离鳍之间并且与所述第一沟道层和所述介电栅极隔离鳍物理接触，并且所述第二金属栅极设置在所述第二沟道层和所述介电栅极隔离鳍之间并且与所述第二沟道层和所述介电栅极隔离鳍物理接触。2.根据权利要求1所述的多栅极器件，还包括，沿着所述第一金属栅极的第一侧壁和所述第二金属栅极的第二侧壁设置的栅极间隔件，其中：所述第一多栅极器件包括设置在所述第一沟道层和所述介电栅极隔离鳍之间的所述栅极间隔件下方的第一内部间隔件以及设置在所述栅极间隔件下方的第一介电衬垫，其中每个所述第一介电衬垫均设置在所述第一沟道层和相应的一个所述第一内部间隔件之间并且与所述第一沟道层和相应的一个所述第一内部间隔件物理接触；以及所述第二多栅极器件包括设置在所述第二沟道层和所述介电栅极隔离鳍之间的所述栅极间隔件下方的第二内部间隔件以及设置在所述栅极间隔件下方的第二介电衬垫，其中每个所述第二介电衬垫均设置在所述第二沟道层和相应的一个所述第二内部间隔件之间并且与所述第二沟道层和相应的一个所述第二内部间隔件物理接触。3.根据权利要求2所述的多栅极器件，其中，所述介电栅极隔离鳍进一步设置在所述第一内部间隔件和所述第二内部间隔件之间，其中，所述第一内部间隔件和所述第二内部间隔件物理接触所述介电栅极隔离鳍。4.根据权利要求2所述的多栅极器件，其中：所述第一多栅极器件包括第三内部间隔件，所述第三内部间隔件设置在所述第一金属栅极与所述第一源极/漏极部件之间的所述栅极间隔件下方，其中，所述第三内部间隔件还设置在所述第一沟道层的设置在所述栅极间隔件下方的部分下方，并且每个所述第一介电衬垫还设置在相应的一个所述第三内部间隔件和相应的一个所述第一内部间隔件之间并且与相应的一个所述第三内部间隔件和相应的一个所述第一内部间隔件物理接触；以及所述第二多栅极器件包括第四内部间隔件，所述第四内部间隔件设置在所述第二金属栅极与所述第二源极/漏极部件之间的所述栅极间隔件下方，其中，所述第四内部间隔件还设置在所述第二沟道层的设置在所述栅极间隔件下方的部分下方，并且每个所述第二介电衬垫还设置在相应的一个所述第四内部间隔件和相应的一个所述...
【专利技术属性】
技术研发人员：朱熙甯，江国诚，潘冠廷，林志昌，王志豪，陈仕承，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。