具有改进有效数据带宽性能的推迟错误代码校正制造技术

公开一种用于存储器装置的推迟错误校正代码(ECC)方案。在一个实施例中，公开一种方法，其包括：响应于检测到条件的满足而起始存储器系统的推迟操作周期；在所述推迟周期期间接收操作，所述操作包括读取或写入操作存取所述存储器系统的一或多个存储器存储体；推迟针对所述操作的ECC操作；执行所述操作；检测所述推迟操作周期的结束；及在所述推迟周期的所述结束之后执行所述ECC操作。结束之后执行所述ECC操作。结束之后执行所述ECC操作。

【技术实现步骤摘要】
【国外来华专利技术】具有改进有效数据带宽性能的推迟错误代码校正
[0001]相关申请案
[0002]本申请案要求2019年3月14日申请的且标题为“具有改进有效数据带宽性能的推迟错误代码校正(Deferred Error Code Correction with Improved Effective Data Bandwidth Performance)”的序列号为16/353,962的美国专利申请案的优先权，所述申请案的全部公开内容特此以引用的方式并入本文中。
[0003]版权公告
[0004]本申请包含可受版权保护的材料。版权所有者不反对任何人对本专利公开的传真复制，因为它出现在专利及商标局文件或记录中，但除此之外保留所有版权权利。

技术介绍

[0005]动态随机存取存储器(DRAM)装置通常用于几乎所有计算系统中以提供对由一或多个处理器使用的数据的高速存取。一些DRAM装置利用错误校正代码(ECC)方案，例如汉明码，以用于确保读取及写入期间数据的完整性。ECC的使用允许DRAM装置检测并在一些情况下校正从底层存储器结构读取/写入的数据中的错误。
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：响应于检测到条件的满足而起始存储器系统的推迟操作周期；在所述推迟周期期间接收操作，所述操作包括读取或写入操作存取所述存储器系统的一或多个存储器存储体；推迟针对所述操作的错误代码校正(ECC)操作；执行所述操作；检测所述推迟操作周期的结束；及在所述推迟周期的所述结束之后执行所述ECC操作。2.根据权利要求1所述的方法，所述检测所述条件的所述满足包括检测以下中的一者：从处理器接收起始所述推迟周期的命令；或数据总线利用率高于预定阈值。3.根据权利要求1所述的方法，所述检测所述推迟周期的所述结束包括检测以下中的一者：从处理器接收停止所述推迟周期的命令；数据总线利用率低于预定阈值；或所述存储器系统的控制器中的高速缓冲存储器已满。4.根据权利要求1所述的方法，所述操作包括写入操作且针对所述操作的所述推迟ECC操作包括：在所述存储器系统的控制器与存储器存储体之间传送数据，所述数据由用户数据组成；基于所述数据产生ECC奇偶校验位；及将所述ECC奇偶校验位及与所述数据相关联的地址存储在本地高速缓存中。5.根据权利要求4所述的方法，所述执行所述ECC操作包括使用所述地址将所述ECC奇偶校验位写入到所述存储器存储体。6.根据权利要求1所述的方法，所述操作包括读取操作且针对所述操作的所述推迟ECC操作包括：在所述存储器系统的控制器与存储器存储体之间传送数据，所述数据由用户数据组成；基于所述数据产生ECC校正子；及将所述ECC校正子及与所述数据相关联的地址存储在本地高速缓存中。7.根据权利要求5所述的方法，所述执行所述ECC操作包括：使用所述ECC校正子检测不匹配；及响应于检测到所述不匹配，警告处理器执行所述读取操作发生错误。8.一种非暂时性计算机可读存储媒体，其用于有形地存储能够由计算机处理器执行的计算机程序指令，所述计算机程序指令定义以下步骤：响应于检测到条件的满足而起始存储器系统的推迟操作周期；在所述推迟周期期间接收操作，所述操作包括读取或写入操作存取所述存储器系统的一或多个存储器存储体；推迟针对所述操作的错误代码校正(ECC)操作；
执行所述操作；检测所述推迟操作周期的结束；及在所述推迟周期的所述结束之后执行所述ECC操作。9.根据权利要求8所述的计算机可读存储媒体，所述检测所述条件的所述满足包括检测以下中的一者：从处理器接收起始所述推迟周期的命令；或数据总线利用率高于预定阈值。10.根据权利要求8所述的计算机可读存储媒体，所述检测所述推迟周期的所述结束包括检测以下中的一者：从处理器接收停止所述推迟周期的命令；数据总线利用率低于预定阈值；或所述存储器系统的控制器中的高速缓冲存储器已满。11.根据权利要求8所述的计算机可读存储媒体，所述操作包括写入操作且针对所述操作的所述推迟ECC操作包括：在所述存储器系统的控制器与...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：