本申请涉及在半导体衬底上方的三维结构中填充间隙。该方法可以包括使用利用具有第一频率的第一射频(RF)功率激活的至少一种反应气体将薄膜至少沉积在衬底上方的三维结构上，所述三维结构包括沟槽和/或孔。该方法还可以包括使用利用具有小于第一频率的第二频率的第二RF功率激活的至少一种蚀刻剂蚀刻沉积的薄膜。该方法还可以包括重复至少一次沉积和蚀刻的循环，直到沟槽和/或孔被薄膜填充。根据一些实施例，可以在三维结构中形成基本上没有空隙和/或接缝的薄膜。隙和/或接缝的薄膜。隙和/或接缝的薄膜。
【技术实现步骤摘要】
在半导体衬底上的三维结构中填充间隙的方法
[0001]相关申请的引用
[0002]本申请要求于2020年4月24日提交的美国临时申请号63/014,916的优先权，其全部内容通过引用并入本文。
[0003]本公开总体上涉及半导体器件制造领域，并且更具体地，涉及用于填充半导体衬底上的诸如沟槽或孔的三维结构中的间隙的方法。
技术介绍
[0004]在高长宽比的沟槽或孔内沉积薄膜对于半导体制造领域(例如在间隙填充工艺中)很有用。利用诸如原子层沉积(ALD)、等离子体增强原子层沉积(PEALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)等方法，可以将薄膜直接沉积在三维(3D)结构中，例如高长宽比孔内。已经注意到，在高长宽比结构中沉积薄膜时，会至少在沟槽或孔的上部上形成悬垂或凸出部分。因此，沟槽或孔的上部可能首先被薄膜填充，并且沟槽的间隙从顶部闭合，使得在沟槽的中部中产生一些空隙和/或接缝。类似地，在沟槽具有负斜率的情况下，其中沟槽的上部的宽度较小，而沟槽的下部的宽度较大，沟槽的上部可能也首先填充薄膜，且沟槽的间隙从顶部闭合，使得在沟槽的中部中产生一些空隙和/或接缝。
技术实现思路
[0005]为了总结所描述的技术和相对于现有技术所获得的优点，在此描述所描述的技术的某些目的和优点。在所描述的技术的任何特定实施例中，并非所有这些目的或优点都可以实现。因此，例如，本领域技术人员将认识到，可以以实现或优化本文所教导的一个优点或一组优点的方式实施或执行所描述的技术，而不必实现本文所教导或建议的其他目的或优点。
[0006]一个方面是一种在半导体衬底的三维结构中填充间隙的方法，该方法包括：使用利用具有第一频率的第一射频(RF)功率激活的至少一种反应气体将薄膜沉积在三维结构上，三维结构包括沟槽和/或孔；以及使用利用具有小于第一频率的第二频率的第二RF功率激活的至少一种蚀刻剂蚀刻沉积的薄膜。
[0007]上述方法还包括重复至少一次沉积和蚀刻的循环，直到沟槽和/或孔被薄膜填充。在上述方法中，反应气体包括氧气。在上述方法中，反应气体包括O2、O3、H2O、NO2、N2O中的至少一个，或其组合。在上述方法中，第一频率在约100kHz至约3,000MHz的范围内。在上述方法中，第一频率在约27.12MHz至约100MHz的范围内。在上述方法中，第一RF功率在约100瓦至约20,000瓦的范围内。在上述方法中，第一RF功率在约500瓦至约3,000瓦的范围内。
[0008]在上述方法中，第二频率在约3kHz至约13,560kHz的范围内。在上述方法中，第二频率在约100kHz至约5,000kHz的范围内。在上述方法中，第二RF功率在约100瓦至约500瓦的范围内。在上述方法中，第一频率在约27.12MHz至约100MHz的范围内，且其中第二频率在
约100kHz至约5,000kHz的范围内。在上述方法中，蚀刻剂包括氟。在上述方法中，蚀刻剂包括NF3、ClF3、F2、SF6、CF4中的至少一个，或其组合。在上述方法中，沟槽和/或孔的长宽比至少约为20：1。
[0009]在上述方法中，长宽比在约30：1至约80：1的范围内。在上述方法中，沟槽和/或孔的宽度至少为约200nm，且其中蚀刻剂气体包括SF6、CF4中的至少一个，或其组合。在上述方法中，当沟槽和/或孔的宽度至少约为200nm时，重复执行约1
‑
10次。在上述方法中，当沟槽和/或孔的宽度在约150nm至约200nm的范围内时，重复执行约1
‑
20次。在上述方法中，当沟槽和/或孔的宽度在约100nm至约150nm的范围内时，重复执行约1
‑
30次。
[0010]在上述方法中，当沟槽和/或孔的宽度为约100nm或更小时，重复执行约1
‑
40次。在上述方法中，沉积或蚀刻中的至少一个在约50℃到约600℃的范围内的温度下执行。在上述方法中，沉积或蚀刻中的至少一个在约1Torr至约5Torr的范围的压力下执行。在上述方法中，通过原子层沉积(ALD)工艺、等离子体增强ALD(PEALD)工艺或等离子体增强化学气相沉积(PECVD)工艺中的至少一种执行沉积。
[0011]另一方面方面是一种在半导体衬底上的三维结构中填充间隙的方法，该方法包括：通过气相沉积工艺将薄膜至少沉积在三维结构上，气相沉积工艺包括用反应气体接触三维结构，三维结构包括沟槽和/或孔；以及使用至少一种蚀刻剂来蚀刻所沉积的薄膜，该至少一种蚀刻剂被频率在约3kHz到约13,560kHz的范围内的RF功率激活。
[0012]上述方法还包括重复至少一次沉积和蚀刻的循环，直到沟槽和/或孔被薄膜填充。在上述方法中，沉积包括用在约3kHz到约13,560kHz的范围内的频率激活反应气体。在上述方法中，沉积包括用在约100kHz到约3,000MHz的范围内的频率激活反应气体。在上述方法中，RF功率在约100瓦至约500瓦的范围内。在上述方法中，蚀刻剂包括NF3、ClF3、F2、SF6、CF4中的至少一个，或其组合。在上述方法中，沟槽和/或孔的长宽比至少约为20：1。在上述方法中，沉积工艺包括原子层沉积(ALD)工艺、等离子体增强ALD(PEALD)工艺或等离子体增强化学气相沉积(PECVD)工艺中的至少一种。
[0013]另一方面是一种在半导体衬底上方的三维结构中填充间隙的方法，该三维结构包括沟槽和/或孔，该方法包括：使用利用具有第一频率的RF功率激活的反应气体将薄膜至少沉积在三维结构上；以及蚀刻所沉积的薄膜，使得形成在沟槽和/或孔的上表面上的薄膜的第一部分比形成在沟槽和/或孔的其余表面上的薄膜的第二部分蚀刻得更多。
[0014]上述方法还包括重复至少一次沉积和蚀刻的循环，直到沟槽和/或孔被薄膜填充。在上述方法中，执行蚀刻使得形成在沟槽和/或孔的中间表面上的薄膜的第三部分比形成在沟槽和/或孔的下表面上的薄膜的第四部分蚀刻得更多。在上述方法中，执行蚀刻，使得薄膜的第一部分比形成在三维结构的顶部上的薄膜的第五部分蚀刻得更多。在上述方法中，三维结构的顶部包括邻接沟槽和/或孔的上表面的边缘部分，且其余部分不包括该边缘部分，且其中形成在三维结构的边缘部分上的薄膜的第六部分比形成在三维结构的其余部分上的薄膜的第七部分蚀刻得较少。
[0015]在上述方法中，使用利用具有小于第一频率的第二频率的RF功率激活的蚀刻剂执行蚀刻。在上述方法中，第二频率在约3kHz至约13,560kHz的范围内。在上述方法中，执行沉积，使得在沟槽和/或孔的上部被薄膜填充之前，沟槽和/或孔的下部被薄膜填充。在上述方法中，执行沉积使得薄膜的厚度在沟槽和/或孔的整个内表面上基本是均匀的。
[0016]另一方面是一种在半导体衬底上方的三维结构中填充间隙的方法，该三维结构包括负斜率的沟槽，该方法包括：将负斜率的沟槽转换为正斜率的沟槽；使用反应气体将薄膜沉积在正斜率的沟槽中；使用蚀刻剂蚀刻所沉积的薄膜；以及重复至少一次沉积和蚀刻本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种在半导体衬底上的三维结构中填充间隙的方法，所述方法包括：使用至少一种反应气体将薄膜沉积到所述三维结构上，所述至少一种反应气体利用具有第一频率的第一射频(RF)功率激活，其中所述三维结构包括沟槽和/或孔；以及使用至少一种蚀刻剂蚀刻所沉积的薄膜，所述至少一种蚀刻剂利用具有小于所述第一频率的第二频率的第二RF功率激活。2.如权利要求1所述的方法，还包括重复至少一次所述沉积和所述蚀刻的循环，直到所述沟槽和/或孔被所述薄膜填充。3.如权利要求1所述的方法，其中所述反应气体包括氧气。4.如权利要求3所述的方法，其中所述反应气体包括O2、O3、H2O、NO2、N2O中的至少一个，或其组合。5.如权利要求1所述的方法，其中所述第一频率在约100kHz至约3,000MHz的范围内。6.如权利要求5所述的方法，其中所述第一频率在约27.12MHz至约100MHz的范围内。7.如权利要求1所述的方法，其中所述第一RF功率在约500瓦至约3,000瓦的范围内。8.如权利要求1所述的方法，其中所述第二频率在约100kHz至约5,000kHz的范围内。9.如权利要求1所述的方法，其中所述第二RF功率在约100瓦至约500瓦的范围内。10.如权利要求1所述的方法，其中所述第一频率在约27.12MHz至约100MHz的范围内，且其中所述第二频率在约100kHz至约5,000kHz的范围内。11.如权利要求1所述的方法，其中所述蚀刻剂包括氟。12.如权利要求11所述...
【专利技术属性】
技术研发人员：金基康，权学龙，金熙哲，姜成圭，李承桓，金成培，JH安，SR金，KM金，YM金，
申请(专利权)人：ASMIP私人控股有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。