具有虚拟高速缓存的发声集成电路制造技术

一种数字发声器件，它具有数字信号处理器（１２）和数据高速缓冲存储器（１６），并使用外部样品存储器（１８）来存储数字音频样品数据，该器件包括用于动态地分配数据高速缓冲存储器的高速缓存线的虚拟高速缓冲存储器块（１４）。虚拟高速缓冲存储器块位于数字信号处理器与样品存储器之间的地址路径中。数字信号处理器访问样品存储器的请求具有相应于特定样品存储器地址的虚拟地址的形式。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及产生电子乐音，尤其涉及利用由处理系统在声音合成中所使用的数字音频样品存储器和数据高速缓冲存储器的数字音频信号处理系统。
技术介绍
乐器数字接口(MIDI)及音乐合成功能在电子乐器、卡拉OK和PC多媒体应用中的不断使用促进了对高性能而成本低的发声系统的需求。数字声音合成和处理系统利用数字音频样品存储器于各种用途，包括作为存储合成声音用音频样品的波表存储器、作为混响与合声效果处理用的延迟缓冲存储器以及作为接收来自诸如音乐键盘、麦克风或多媒体PC的硬盘等外部音频输入的音频样品的流动(streaming)音频存储器。这些系统还利用数据高速缓冲存储器，以减少对样品存储器所需的访问次数，从而使此时间起决定性作用的环境中的瓶颈减到最少。ChrisDeforeit等人于1995年2月25日，在音频工程学会(AES)的第98届会议上所发表的“在单个芯片上集成专用DSP核心(core)和16位微处理器的音乐合成器体系结构”一文中描述了供音乐合成应用的音频信号处理器集成电路体系结构的一个例子。它已在法国Semur-en-Auxois的Dream S.A.即加里福尼亚San Jose的Atmel股份有限公司的一个子公司(本专利技术的受让人)所销售的SAM9407录音棚(sound studio)集成电路中加以实现。上述电路体系结构在单个芯片上组合了合成数字信号处理器(DSP)核心、控制处理器、存储器管理单元及外设I/O接口逻辑。合成DSP由为音乐合成任务而优化的硬件，和通过反复而有效地执行为进行合成专用算法所需的有限数目的操作构成，合成DSP使用从外部样品存储器中访问得到的数字音频样品数据来直接产生和处理高达64个同步的声音。DSP合成算法被存储在芯片上的程序存储器中，而用于所合成声音的参数数据则存储在芯片上的参数存储器块中。控制处理器通过外设I/O逻辑与诸如主机计算机或MIDI键盘等外设装置相接。控制处理器分析和解释从这些外设装置输入的命令和数据，然后通过写入DSP的参数存储器来控制合成DSP。除了这些命令分析和控制任务以外，控制处理器还可通过周期性地更新参数存储器中的合成参数来缓慢地改变诸如低频振荡和波形包络管理等合成操作。存储器管理单元允许控制处理器和合成DSP共享外部存储器资源。因而，例如，单个外部ROM器件既可用作控制处理器用程序存储器，也可用作DSP用样品存储器，而单个外部RAM器件既可用作控制处理器用外部数据存储器，也可用作DSP所进行的效果处理用延迟缓冲存储器。合成DSP以帧定时为基础进行操作，每个合成帧被分割成几个处理时间片(slot)(例如，上述SAM 9407器件中的64个时间片)。一个‘处理’对应于一个基本的发声功能，诸如一个声音波表合成、一个效果用的延迟线等，而每个处理一般包含来往于数字音频样品存储器读取或写入一个或多个音频样品。在一个合成帧内可执行的最大处理数目(即，时间片的数目)确定了器件的容量。例如，如果所有的处理时间片都专用于波表合成，则时间片的数目将为最大多音(ployphony)(虽然也可能把时间片链接在一起来实行更复杂的合成算法)。同样，效果处理可能需要一些时间片(例如，八个)，而留下较少的时间片可用于多音波表声音合成。增加每一合成帧的处理时间片的数目是所希望的。由于每个处理时间片通常需要在每一帧访问至少两次数字音频样品存储器，所以128个时间片的器件的每一帧需要256或更多次访问。由于已有技术的帧速率为48kHz，这导致至多81ns的样品存储器循环。幸运的是，在大多数情况下，必须在连续帧上访问同一音频样品。这样，使用芯片上的数据高速缓冲存储器把所需的样品存储器的访问次数减到最少，便可避免合成DSP与样品存储器之间潜在的往来(traffic)瓶颈。在数据高速缓存具有分配给每个时间片的至少两个音频样品的存储空间的简单实现中，样品中高速缓存的尺寸至少为时间片数目的两倍。由于典型的音频样品宽度为大约16或24位，所以数据高速缓存将需要对128个时间片的器件保留最少4或6千位。然而，更所希望的是，使数字音频样品存储器的多媒体PC环境共享PC的主存储器，而不是使用分开的ROM和RAM。但是，现代PC总线(诸如PCI)的结构使用256位的存储字宽度(叫做PC高速缓存线)。这样，在此PC存储器共享环境下可使用的合成DSP的数据高速缓冲存储器的常规实现对每一处理时间片将需要两个PC高速缓存线，因而对于128个时间片的器件，芯片上高速缓存的尺寸为至少64千位。本专利技术的一个目的是为声音合成DSP应用而改进高速缓冲存储器的组织，从而明显地减小数据高速缓冲存储器所需的尺寸。本专利技术的另一个目的是使合成DSP高速缓存管理对现代PC总线大的高速缓存线结构进行优化，以改进位于PC主板上的音频存储器与芯片上的数据高速缓冲存储器之间的音频样品数据传递。本专利技术的再一个目的是提供可变的数字音频样品存储器字的尺寸。
技术实现思路
通过使用存储数字音频数据样品用外部样品存储器的数字发声集成电路器件来满足这些目的，其中芯片上的数据高速缓冲存储器组织与合成时间片不相关，而是根据需要利用附加的虚拟高速缓冲存储器，以把真实的数据高速缓冲存储器线动态地分配给各个时间片。尤其是，数字发声器件包括通过把虚拟地址提供给虚拟高速缓冲存储器块来请求访问样品存储器的数字信号处理器(DSP)核心。该器件还包括位于DSP和样品存储器之间的数据路径中的数据高速缓冲存储器。该数据高速缓冲存储器在其缓存线中存储音频样品数据，这些数据包括从样品存储器中读取的被DSP所使用的数据及由DSP写到样品存储器中的数据。该器件还包括上述虚拟高速缓冲存储器块，它位于DSP与样品存储器和数据高速缓冲存储器之间的地址路径中。虚拟高速缓冲存储器块接收来自DSP的请求访问样品存储器的虚拟地址，并确定这些地址是否已相应于数据高速缓冲存储器所分配的高速缓存线。如果不是这样，则它分配一新的高速缓存线相应于虚拟存储器，并对样品存储器进行寻址以把音频样品数据传递到此高速缓存线。DSP可在下一处理帧期间获得该数据。如果已分配相应于此虚拟地址的高速缓存线，则虚拟高速缓冲存储器块对数据高速缓冲存储器进行寻址，以在相应的高速缓存线与DSP之间传递音频样品数据。虚拟高速缓冲存储器块还解除分配(de-allocate)在当前或前一帧中未使用过的高速缓存线，并对样品存储器进行寻址，以把音频样品从数据高速缓冲存储器传递到样品存储器。如以下更详细所述那样，虚拟高速缓冲存储器块包括对每个虚拟地址存储相应的所分配的数据高速缓存地址的数据线表，它还包括用于处理当前访问请求的虚拟高速缓存地址表和其它电路。样品存储器可以是ROM或快闪(flash)存储器、RAM或DRAM，并可通过PC总线间接访问。样品存储器与数据高速缓冲存储器之间的高速缓存线传递可由几个访问(读或写)循环的脉冲串(burst)构成。例如，当数据高速缓冲存储器为DRAM时，传递可以是几个DRAM快速分页方式访问循环的脉冲串。存储在数据高速缓冲存储器内的音频样品数据块可与个人计算机(PC)的高速缓存线的尺寸相匹配，或音频样品可具有数据高速缓存的各缓存线中的不同尺寸。同样，根据DSP的请求，由DSP从数据高速缓存中读取的数据可具有可变的本文档来自技高网...

【技术保护点】
一种数字发声器件，使用用于存储数字音频样品的样品存储器，其特征在于所述发声器件包括：数字信号处理器（ＤＳＰ）；位于所述ＤＳＰ与所述样品存储器之间的数据路径中的数据高速缓冲存储器，所述数据高速缓冲存储器在其高速缓存线中存储从所述样品存 储器中读取的被所述ＤＳＰ所使用的音频样品数据，还存储被所述ＤＳＰ写到所述样品存储器中的经处理过的音频样品数据；以及位于所述ＤＳＰ与所述样品存储器和所述数据高速缓冲存储器两者之间的地址路径中的虚拟高速缓冲存储装置，所述虚拟高速缓冲存储装置 接收来自所述ＤＳＰ的请求访问所述样品存储器的虚拟地址，分配所述数据高速缓冲存储器的高速缓存线以与所述虚拟地址相对应，对所述样品存储器进行寻址用以在所述样品存储器和所述被分配的高速缓存线之间传递音频样品数据，并在所述相应的被分配高速缓存线处对所述数据高速缓冲存储器进行寻址用以在所述高速缓存线和所述ＤＳＰ之间传递音频样品数据。

【技术特征摘要】
US 1998-9-4 09/148,4371.一种数字发声器件，使用用于存储数字音频样品的样品存储器，其特征在于所述发声器件包括数字信号处理器(DSP)；位于所述DSP与所述样品存储器之间的数据路径中的数据高速缓冲存储器，所述数据高速缓冲存储器在其高速缓存线中存储从所述样品存储器中读取的被所述DSP所使用的音频样品数据，还存储被所述DSP写到所述样品存储器中的经处理过的音频样品数据；以及位于所述DSP与所述样品存储器和所述数据高速缓冲存储器两者之间的地址路径中的虚拟高速缓冲存储装置，所述虚拟高速缓冲存储装置接收来自所述DSP的请求访问所述样品存储器的虚拟地址，分配所述数据高速缓冲存储器的高速缓存线以与所述虚拟地址相对应，对所述样品存储器进行寻址用以在所述样品存储器和所述被分配的高速缓存线之间传递音频样品数据，并在所述相应的被分配高速缓存线处对所述数据高速缓冲存储器进行寻址用以在所述高速缓存线和所述DSP之间传递音频样品数据。2.如权利要求1所述的器件，其特征在于所述数据高速缓冲存储器的所述高速缓存线的位尺寸与来往于所述样品存储器传递的音频样品数据的块的位尺寸相匹配。3.如权利要求1所述的器件，其特征在于所述数据高速缓冲存储器的所述高速缓存线的位尺寸能存储来自所述样品存储器的音频样品数据的多个块。4.如权利要求1所述的器件，其特征在于所述虚拟高速缓冲存储装置包括接口，至少接收来自所述DSP的当前处理时间片号、访问请求数和虚拟地址，所述接口具有配置表，存储每个所述时间片号用所指定的第一虚拟高速缓存地址；加法器，用于把所述接收到的时间片号从所述配置表读取的所述第一虚拟高速缓存地址加到所述接收到的访问请求数，以获得当前的虚拟高速缓存地址；以及先入先出(FIFO)存储器，用于存储从所述DSP接收到的所述虚拟高速缓存地址、所述虚拟地址和读/写位；地址表，能对每个虚拟高速缓存地址存储作为...

【专利技术属性】
技术研发人员：洛朗里恩，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[美国]