包括标准单元的集成电路制造技术

提供了一种包括多个标准单元的集成电路。该集成电路包括：第一标准单元组，包括至少两个第一标准单元；第二标准单元组，在第一方向上与第一标准单元组相邻，第二标准单元组包括至少一个第二标准单元；以及第一绝缘栅极，与第一标准单元中的至少一个的一侧和所述至少一个第二标准单元的一侧邻接，其中第一标准单元和第二标准单元中的每个包括集成的p型晶体管(pFET)和n型晶体管(nFET)，其中第一标准单元和第二标准单元中的每个具有不同设计的第一布设线，以及其中第一标准单元和第二标准单元中的每个根据对应的设计而具有有源区的相同或不同的布局。同或不同的布局。同或不同的布局。

【技术实现步骤摘要】
包括标准单元的集成电路


[0001]本公开涉及包括标准单元的集成电路。

技术介绍

[0002]随着电子工业变得更加高度发展，对半导体器件中包括的集成电路的特性的需求增长。例如，对半导体器件的高可靠性、高速度和/或多功能等的需求增长。为了满足这些需要的特性，集成电路中的结构正变得越来越复杂和高度集成。
[0003]集成电路可以基于标准单元被设计。具体地，可以通过根据定义集成电路的数据设置标准单元并对所设置的标准单元进行布线来产生集成电路的版图(layout)。这样的标准单元被预先设计并被存储在单元库中。

技术实现思路

[0004]本公开的方面提供了其中金属轨道设计针对每个标准单元而变化但是标准单元版图的一致性得到保持的集成电路。
[0005]本专利技术的一个方面提供了一种包括多个标准单元的集成电路，该集成电路包括：第一标准单元组，包括至少两个第一标准单元；第二标准单元组，在第一方向上与第一标准单元组相邻，第二标准单元组包括至少一个第二标准单元；以及第一绝缘栅极，与第一标准单元中的至少一个的一侧和所述至少一个第二标准单元的一侧邻接，其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个包括集成的p型晶体管(pFET)和n型晶体管(nFET)，其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个具有不同设计的第一布设线，以及其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个根据对应的设计而具有有源区的相同或不同的布局。
[0006]本专利技术的另一方面提供了一种集成电路，该集成电路包括：至少一个第一标准单元；第二标准单元，在第一方向上与所述至少一个第一标准单元的一侧相邻；以及第一布设线，设置在所述至少一个第一标准单元或第二标准单元上，其中所述至少一个第一标准单元和第二标准单元中的每个具有根据不同的金属轨道设计而设置的第一布设线，其中所述至少一个第一标准单元和第二标准单元中的每个包括：至少一个第一有源区，所述至少一个第一有源区在第一方向上延伸并且p型晶体管设置在所述至少一个第一有源区上；至少一个第二有源区，所述至少一个第二有源区在第一方向上延伸并且n型晶体管设置在所述至少一个第二有源区上；有源区分隔层，在第一方向上延伸并设置在第一有源区和第二有源区之间；绝缘栅极和至少一个栅极堆叠，在第二方向上延伸并与第一有源区、第二有源区和有源区分隔层交叉；以及至少两个源极/漏极接触，在第二方向上延伸并设置于在第一方向上彼此相邻的栅极堆叠之间，其中金属轨道设计包括多个金属轨道，第一布设线可以以标准单元为基础设置在所述多个金属轨道上，以及其中第一布设线通过通路连接到栅极堆叠或源极/漏极接触。
[0007]本专利技术的另一方面提供了一种集成电路，该集成电路包括：第一标准单元组；第二
标准单元组，邻接第一标准单元组的第一侧；以及第三标准单元组，在第一方向上邻接第一标准单元组的第二侧和第二标准单元组的第一侧；以及第一金属布设层，设置在第一标准单元组至第三标准单元组上，其中第一标准单元组至第三标准单元组中的每个包括有源区、源极/漏极接触、栅极接触和绝缘栅极，其中第一金属布设层包括通过通路连接到源极/漏极接触或栅极接触的至少一条第一布设线、至少一条电力布设线、以及填充在第一布设线和电力布设线之间的层间绝缘层，以及其中第一标准单元组、第二标准单元组和第三标准单元组中的每个包括不设置在与邻接任一侧的相邻标准单元上的第一布设线相同的在所述第一方向上的延伸线上的至少一条第一布设线。
[0008]然而，本公开的方面不限于在这里阐述的所述一个。通过参照下面给出的本公开的详细描述，本公开的以上及其它方面将对本公开所属领域的普通技术人员变得更加明显。
附图说明
[0009]通过参照附图详细描述本公开的示例性实施方式，本公开的以上以及其它方面和特征将变得更加明显，附图中：
[0010]图1是示出根据本公开的一示例实施方式的集成电路的示例性图。
[0011]图2是示出直至后段(back
‑
end
‑
of
‑
line，BEOL)的图1的集成电路的示例性俯视图。
[0012]图3和图4是集成电路的沿着图2的线A
‑
A'截取的截面图。
[0013]图5是集成电路的沿着图2的线B
‑
B'截取的截面图。
[0014]图6和图7是集成电路的沿着图2的线C
‑
C'截取的截面图。
[0015]图8和图9是集成电路的沿着图2的线D
‑
D'截取的截面图。
[0016]图10包括可通过在第二方向D2上切割图2的源极/漏极接触CA而被示出的各种视图。
[0017]图11至图13是集成电路的沿着图2的线E
‑
E'和F
‑
F'截取的截面图。
[0018]图14至图17是根据示例实施方式的图1的集成电路的视图。
[0019]图18是示出根据示例实施方式的使用标准单元的集成电路设计的流程图。
具体实施方式
[0020]在以下描述中，提供了形成在衬底(例如，图3中的衬底100)上的各种示例实施方式的集成电路。衬底可以是例如半导体衬底。集成电路具有包括各种标准单元的版图。标准单元是用于在各个集成电路设计中重复使用的预先设计的集成电路结构。有效的集成电路设计版图包括各种预先设计的标准单元以及用于设置标准单元以提高电路性能并减小电路面积的预定规则。
[0021]根据示例实施方式的集成电路包括根据预定规则设置在集成电路版图中的一个或更多个标准单元。标准单元在集成电路设计中重复使用。因此，标准单元根据制造技术被预先设计并被存储在标准单元库中。集成电路设计者可以搜索这样的标准单元，将该标准单元纳入集成电路设计中，并根据预定的布局(placement)规则将标准单元设置在集成电路版图中。
[0022]标准单元可以包括被经常在用于电子器件的数字电路设计(诸如例如中央处理单元(CPU)、图形处理单元(GPU)和片上系统(SOC)设计)中使用的各种基本电路器件，诸如反相器、与(AND)、与非(NAND)、或(OR)、或非(NOR)、AOI(AND OR反相器)和OAI(OR AND反相器)。标准单元还可以包括时常在诸如触发器和锁存器的电路块中使用的其它电路器件。
[0023]填充物单元可以是集成电路的设计块，其被插入在彼此相邻的两个标准单元之间以遵循集成电路设计和集成电路制造规则。标准单元和填充物单元的恰当设计和对准可以提高封装密度和电路性能。
[0024]在根据示例实施方式的集成电路的附图中，示例性地示出了包括沟道区的鳍型图案形状的鳍型晶体管(FinFET)，但是本公开的技术精神不限于此。不言而喻，根据示例实施方式的集成电路可以包括隧穿晶体管(隧道FET)、包括纳米线的晶体管、包括纳米片的晶体管、或三维(3D)晶体管。此外，根据本公开的示例实施方式的集成电路还可以包括双极结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种包括多个标准单元的集成电路，所述集成电路包括：第一标准单元组，包括至少两个第一标准单元；第二标准单元组，在第一方向上与所述第一标准单元组相邻，所述第二标准单元组包括至少一个第二标准单元；以及第一绝缘栅极，与所述第一标准单元中的至少一个的一侧和所述至少一个第二标准单元的一侧邻接，其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个包括集成的p型晶体管和n型晶体管，其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个具有不同设计的第一布设线，以及其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个根据对应的设计而具有有源区的相同或不同的布局。2.根据权利要求1所述的集成电路，其中所述至少两个第一标准单元和所述至少一个第二标准单元中的每个包括：第一有源区，所述第一有源区在第一方向上延伸并且所述p型晶体管设置在所述第一有源区上；第二有源区，所述第二有源区在所述第一方向上延伸并且所述n型晶体管设置在所述第二有源区上；有源区分隔层，配置为将所述第一有源区与所述第二有源区分隔开；至少一个栅极堆叠，在第二方向上延伸并与所述第一有源区、所述第二有源区和所述有源区分隔层交叉；以及至少两个源极/漏极接触，在所述第二方向上延伸并与所述第一有源区和所述第二有源区中的至少一个交叉，所述源极/漏极接触在所述栅极堆叠之间或在所述第一绝缘栅极和所述栅极堆叠之间彼此间隔开，其中所述第一布设线设置在通过通路连接到所述栅极堆叠或所述源极/漏极接触的第一金属层级处。3.根据权利要求1所述的集成电路，其中所述对应的设计包括多个预设的金属轨道，以及其中每个所述第一布设线设置在所述金属轨道中的任何一个上。4.根据权利要求3所述的集成电路，其中所述至少两个第一标准单元中的一个第一标准单元包括至少两个第一金属轨道，以及所述至少一个第二标准单元中的一个第二标准单元包括第二金属轨道，以及其中所述一个第二标准单元的所述第二金属轨道的数量不同于所述一个第一标准单元的所述第一金属轨道的数量。5.根据权利要求3所述的集成电路，其中所述至少两个第一标准单元中的一个第一标准单元包括在第一方向上延伸的第一金属轨道，以及其中所述至少一个第二标准单元中的一个第二标准单元包括在所述第一方向和第二
方向上延伸的至少一个第二金属轨道。6.根据权利要求3所述的集成电路，其中所述至少两个第一标准单元中的一个第一标准单元包括在第一方向上延伸的至少两个第一金属轨道，其中所述至少一个第二标准单元中的一个第二标准单元包括在所述第一方向上延伸的第二金属轨道，其中所述一个第二标准单元的所述第二金属轨道的数量等于所述一个第一标准单元的所述第一金属轨道的数量，以及其中所述第一金属轨道中的至少一个不设置在与所述第二金属轨道相同的线上。7.根据权利要求1所述的集成电路，进一步包括：第三标准单元组，在第二方向上与所述第一标准单元组相邻并包括至少一个第三标准单元；以及在所述第一方向上延伸的电力布设线，所述电力布设线与所述第一标准单元中的至少一个的另一侧和所述至少一个第三标准单元的一侧邻接，其中所述第一标准单元和所述第三标准单元具有不同设计的第一布设线。8.一种集成电路，包括：至少一个第一标准单元；第二标准单元，在第一方向上与所述至少一个第一标准单元的一侧相邻；以及第一布设线，设置在所述至少一个第一标准单元或所述第二标准单元上，其中所述至少一个第一标准单元和所述第二标准单元中的每个具有根据不同的金属轨道设计而设置的所述第一布设线，其中所述至少一个第一标准单元和所述第二标准单元中的每个包括：至少一个第一有源区，所述至少一个第一有源区在所述第一方向上延伸并且p型晶体管设置在所述至少一个第一有源区上；至少一个第二有源区，所述至少一个第二有源区在所述第一方向上延伸并且n型晶体管设置在所述至少一个第二有源区上；有源区分隔层，在所述第一方向上延伸并设置在所述第一有源区和所述第二有源区之间；绝缘栅极和至少一个栅...

【专利技术属性】
技术研发人员：柳志秀，徐在禹，白尚训，俞炫圭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：