存储器装置及其操作方法制造方法及图纸

本文提供了存储器装置及其操作方法。该存储器装置可以包括：存储块；电压发生电路，其被配置为以使用内部电压生成操作电压的第一模式或使用外部电压生成操作电压的第二模式操作，并且将操作电压提供给存储块；以及控制逻辑，其被配置为测量并且存储在第一模式下操作电压上升到目标电平的第一上升时间，并且控制电压发生电路以使得在第二模式下操作电压上升到目标电平的第二上升时间等于或长于第一上升时间。上升时间。上升时间。

【技术实现步骤摘要】
存储器装置及其操作方法


[0001]本公开的各种实施方式总体上涉及存储器装置及操作该存储器装置的方法，并且更具体地涉及能够使用外部电压来生成操作电压的存储器装置及操作该存储器装置的方法。

技术介绍

[0002]半导体存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)之类的半导体实施的存储器装置。半导体存储器装置可以分类为易失性存储器装置和非易失性存储器装置。
[0003]易失性存储器装置是当电力供应中断时丢失所存储的数据的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置是即使电力供应中断也保留所存储的数据的存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存可以分类为NOR型和NAND型。

技术实现思路

[0004]本公开的各种实施方式涉及当执行使用外部电压生成操作电压的操作时能够提高存储器装置的可靠性的存储器装置和操作该存储器装置的方法。
[0005]本公开的实施方式可以提供一种存储器装置。该存储器装置可以包括：存储块；电压发生电路，其被配置为以使用内部电压生成操作电压的第一模式或使用外部电压生成操作电压的第二模式操作，并且将操作电压提供给存储块；以及控制逻辑，其被配置为测量并且存储在第一模式下操作电压上升到目标电平的第一上升时间，并且控制电压发生电路，使得在第二模式下操作电压上升到目标电平的第二上升时间等于或长于第一上升时间。
[0006]本公开的实施方式可以提供一种操作存储器装置的方法。该方法可以包括：执行使用内部电压生成操作电压的第一模式操作；在第一模式操作期间，测量操作电压上升到目标电平的第一上升时间；执行使用外部电压生成操作电压的第二模式操作；在第二模式操作期间，测量操作电压上升至目标电平的第二上升时间；以及将第一上升时间与第二上升时间进行比较，以及基于比较的结果保持或增加第二上升时间。
[0007]本公开的实施方式可以提供一种操作存储器装置的方法。该方法可以包括：执行使用内部电压生成操作电压的第一模式操作；在第一模式操作期间执行测试编程操作和测试读取操作；在第一模式操作期间，对作为测试读取操作的结果而读取的第一读取数据中的失败位的数量进行计数，然后生成第一失败位计数；执行使用外部电压生成操作电压的第二模式操作；在第二模式操作期间执行测试编程操作和测试读取操作；在第二模式操作期间，对作为测试读取操作的结果而读取的第二读取数据中的失败位的数量进行计数，然后生成第二失败位计数；以及将第一失败位计数与第二失败位计数进行比较，并且基于比
较的结果来调整被配置为在第二模式操作中接收外部电压的接收电路的电阻值。
[0008]本公开的实施方式可以提供一种操作存储器装置的方法。该方法可以包括：使用内部电压执行第一测试编程操作；测量已经执行了第一测试编程操作的存储器单元的第一阈值电压分布；使用外部电压执行第二测试编程操作；测量已经执行了第二测试编程操作的存储器单元的第二阈值电压分布；将第一阈值电压分布与第二阈值电压分布进行比较；以及基于比较的结果，调整被配置为接收外部电压的接收电路的电阻值。
附图说明
[0009]图1是例示根据本公开的实施方式的存储器系统的图。
[0010]图2是例示图1的存储器装置的图。
[0011]图3是例示图2的存储块的图。
[0012]图4是例示具有三维(3D)结构的存储块的示例的图。
[0013]图5是例示具有3D结构的存储块的示例的图。
[0014]图6是例示图2的电压发生电路的图。
[0015]图7是例示图6的可变电阻电路的图。
[0016]图8是例示图2的控制逻辑的图。
[0017]图9是例示根据本公开的实施方式的操作存储器装置的方法的流程图。
[0018]图10是例示根据本公开的实施方式的操作存储器装置的方法的流程图。
[0019]图11是例示根据本公开的实施方式的操作存储器装置的方法的流程图。
[0020]图12是例示在编程状态下的阈值电压分布以描述阈值电压分布测量方法的图。
[0021]图13是例示具有图2的存储器装置的存储器系统的实施方式的图。
[0022]图14是例示具有图2的存储器装置的存储器系统的实施方式的图。
[0023]图15是例示具有图2的存储器装置的存储器系统的实施方式的图。
[0024]图16是例示具有图2的存储器装置的存储器系统的实施方式的图。
具体实施方式
[0025]将参照稍后详细描述的各种实施方式以及附图来描述本公开的优点和特征及其实现方法。本公开不限于以下实施方式，而是可以以其它形式实施。提供这些实施方式以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本公开的技术精神。
[0026]还应注意，在本说明书中，“连接/联接”不仅指代一个组件直接联接另一组件，而且还指代一个组件通过中间组件间接联接另一组件。在说明书中，当元件被称为“包括”或“包含”组件时，除非上下文另外明确指出，否则它不排除其它组件，而是可以进一步包括其它组件。
[0027]图1是例示根据本公开的实施方式的存储器系统的图。
[0028]参照图1，存储器系统1000可以包括存储数据的存储器装置1100，以及在主机2000的控制下控制存储器装置1100的存储器控制器1200。
[0029]主机2000可以使用诸如外围组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)之类的接口协议与存储器系统1000进行通信。另外，主机2000和存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如
通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子设备(IDE)之类的各种接口协议之一。
[0030]存储器控制器1200可以控制存储器系统1000的整体操作，并且可以控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可以通过响应于从主机2000接收的请求而控制存储器装置1100，来编程或读取数据。另外，存储器控制器1200可以存储包括在存储器装置1100中的主存储块和子存储块的信息，并且可以选择存储器装置1100以使得依据针对编程操作加载的数据量而对主存储块或子存储块执行编程操作。在实施方式中，存储器装置1100可以包括例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：存储块；电压发生电路，所述电压发生电路被配置为以使用内部电压生成操作电压的第一模式或使用外部电压生成所述操作电压的第二模式操作，并且将所述操作电压提供给所述存储块；以及控制逻辑，所述控制逻辑被配置为测量并且存储在所述第一模式下所述操作电压上升到目标电平的第一上升时间，并且控制所述电压发生电路以使得在所述第二模式下所述操作电压上升到所述目标电平的第二上升时间等于或长于所述第一上升时间。2.根据权利要求1所述的存储器装置，其中，所述电压发生电路包括：内部电压发生器，所述内部电压发生器被配置为生成所述内部电压；可变电阻电路，所述可变电阻电路被配置为从外部装置接收所述外部电压并且然后输出输入外部电压，其中，基于预设的电阻值来控制输出电流的量；以及选择器，所述选择器被配置为响应于与所述第一模式或所述第二模式相对应的模式信号而输出所述内部电压或所述输入外部电压。3.根据权利要求2所述的存储器装置，其中，所述可变电阻电路响应于多个修整信号而改变所述电阻值。4.根据权利要求3所述的存储器装置，其中，所述控制逻辑被配置为：当所述第二上升时间短于所述第一上升时间时，生成并输出用增大所述可变电阻电路的所述电阻值的所述多个修整信号。5.根据权利要求4所述的存储器装置，其中，所述控制逻辑包括：上升时间测量电路，所述上升时间测量电路被配置为接收所述第一模式下的所述操作电压并测量所述操作电压上升到所述目标电平的所述第一上升时间，并且接收所述第二模式下的所述操作电压并测量所述操作电压上升到所述目标电平的所述第二上升时间；第一寄存器，所述第一寄存器被配置为存储由所述上升时间测量电路测量到的所述第一上升时间；以及修整信号发生器，所述修整信号发生器被配置为将所述第一寄存器中存储的所述第一上升时间与由所述上升时间测量电路测量到的所述第二上升时间进行比较，并且基于所述比较的结果来生成所述多个修整信号。6.根据权利要求5所述的存储器装置，其中，所述修整信号发生器基于所述第一上升时间与所述第二上升时间之间的差来生成所述多个修整信号。7.根据权利要求3所述的存储器装置，该存储器装置还包括：读/写电路，所述读/写电路联接到所述存储块并被配置为执行测试编程操作和测试读取操作；以及失败位计数器，所述失败位计数器被配置为对作为所述测试读取操作的结果而读取的读取数据中的失败位的数量进行计数并且然后生成失败位计数。8.根据权利要求7所述的存储器装置，其中，所述控制逻辑被配置为：控制所述电压发生电路以使得在所述第一模式下生成的所述操作电压被提供给所述存储块，控制所述读/写电路以使得在所述第一模式下执行所述测试编程操作和所述测试读取
操作，控制所述失败位计数器以使得在所述第一模式下对所述读取数据中的失败位的数量进行计数并然后生成第一失败位计数，并且接收并存储所述第一失败位计数。9.根据权利要求8所述的存储器装置，其中，所述控制逻辑被配置为：控制所述电压发生电路以使得在所述第二模式下生成的所述操作电压被提供给所述存储块，控制所述读/写电路以使得在所述第二模式下执行所述测试编程操作和所述测试读取操作，控制所述失败位计数器以使得在所述第二模式下对所述读取数据中的失败位的数量进行计数并然后生成第二失败位计数，并且通过将所述第一失败位计数与所述第二失败位计数进行比较来生成所述多个修整信号。10.根据权利要求9所述的存储器装置，其中，所述控制逻辑包括：第二寄存器，所述第二寄存器被配置为存储所述第一失败位数；以及修整信号发生器，所述修整信号发生器被配置为通过将所述第二寄存器中存储的所述第一失败位计数与从所述失败位计数器接收的所述第二失败位计数进行比较来生成所述多个修整信号。11.根据权利要求10所述的存储器装置，其中，所述修整信号发生器被配置为：当所述第二失败位计数大于所述第一失败位计数时，生成并输出用于增大所述可变电阻电路的所述电阻值的所述多个修整信号。12.根据权利要求11所述的存储器装置，其中，所述控制逻辑被配置为：在已经生成并输出所述多个修整信号之后，控制所述电压发生电路和所述读/写电路以使得在所述第二模式下重新执行所述测试编程操作和所述测试读取操作，并且在重新执行所述测试读取操作之后，从所述失败位计数器接收所述第二失败位计数，并且重新执行将所述第二失败位计数与所述第一失败位计数进行比较的比较操作。13.根据权利要求3所述的存储器装置，其中，所述可变电阻电路包括多个开关，...

【专利技术属性】
技术研发人员：赵显哲，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：