半导体装置制造方法及图纸

提供可靠性高的半导体装置，具备：第一导电型的第一及第二半导体层，第二半导体层具有第一及第二区域；第二导电型的第一及第三半导体区域；第一导电型的第二及第四半导体区域；第二电极，在第一沟槽内隔着第一绝缘膜与第一半导体区域对置，与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置设置，与设置于第二半导体区域之上且与其电连接的第三电极电连接；第五电极，在第二沟槽内隔着第三绝缘膜与第三半导体区域对置地设置，与第一电极电连接；及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置设置，与第一电极电连接。与第一电极电连接。与第一电极电连接。

【技术实现步骤摘要】
半导体装置
[0001]【相关申请】
[0002]本申请享受以日本专利申请2020-50008号(申请日：2020年3月19日)为基础申请的优先权。本申请通过参照该基础申请包括基础申请的全部内容。


[0003]本专利技术的实施方式涉及半导体装置。

技术介绍

[0004]具有MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体芯片的半导体装置被用于电力变换等用途。在上述半导体装置为纵型的MOSFET的情况下，栅极电极或源极电极例如与设置于MOSFET的上表面的栅极金属或源极金属连接。

技术实现思路

[0005]本专利技术的实施方式提供可靠性高的半导体装置。
[0006]实施方式的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层，设置于第一半导体层之上，具有第一区域及第二区域；第二导电型的第一半导体区域，设置于第一区域之上；第一导电型的第二半导体区域，设置于第一半导体区域之上；第二电极，在从第一半导体区域之上到达第一区域的第一沟槽内，隔着第一绝缘膜与第一半导体区域对置地设置，并与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置地设置，并与设置于第二半导体区域之上且与第二半导体区域电连接的第三电极电连接；第二导电型的第三半导体区域，设置于第二区域之上；第一导电型的第四半导体区域，设置于第三半导体区域之上；第五电极，在从第三半导体区域之上到达第二区域的第二沟槽内，隔着第三绝缘膜而与第三半导体区域对置地设置，并与第一电极电连接；以及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置地设置，并与第一电极电连接。
附图说明
[0007]图1是实施方式的半导体装置的示意俯视图。
[0008]图2的(a)、(b)是实施方式的半导体装置的主要部分的示意剖视图。
[0009]图3是实施方式的半导体装置的示意俯视图。
[0010]图4的(a)～(c)是实施方式的半导体装置的主要部分的示意剖视图。
[0011]图5是比较方式的半导体装置的示意俯视图。
[0012]图6的(a)、(b)是比较方式的半导体装置的主要部分的示意剖视图。
[0013]图7是比较方式的半导体装置的主要部分的示意剖视图。
[0014]图8是说明实施方式的半导体装置的作用效果的示意图
具体实施方式
[0015]以下，参照附图对本专利技术的实施方式进行说明。另外，在以下的说明中，对相同的部件等标注相同的附图标记，并对已说明过一次的部件等适当地省略其说明。
[0016]在本说明书中，为了表示零部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念未必是表示与重力的方向的关系的用语。
[0017]以下，以第一导电型为n型、第二导电型为p型的情况为例进行说明。
[0018]在以下的说明中，n
+
、n、n-及p
+
、p、p-的表述，表示各导电型的杂质浓度的相对高低。即，n
+
表示与n相比n型的杂质浓度相对较高，n-表示与n相比n型的杂质浓度相对较低。另外，p
+
表示与p相比p型的杂质浓度相对较高，p-表示与p相比p型的杂质浓度相对较低。另外，也存在将n
+
型、n-型简称为n型、将p
+
型、p-型简称为p型的情况。
[0019](实施方式)
[0020]实施方式的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层，设置于第一半导体层之上，具有第一区域及第二区域；第二导电型的第一半导体区域，设置于第一区域之上；第一导电型的第二半导体区域，设置于第一半导体区域之上；第二电极，在从第一半导体区域之上到达第一区域的第一沟槽内，隔着第一绝缘膜与第一半导体区域对置地设置，并与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置地设置，并与设置于第二半导体区域之上且与第二半导体区域电连接的第三电极电连接；第二导电型的第三半导体区域，设置于第二区域之上；第一导电型的第四半导体区域，设置于第三半导体区域之上；第五电极，在从第三半导体区域之上到达第二区域的第二沟槽内，隔着第三绝缘膜而与第三半导体区域对置地设置，并与第一电极电连接；以及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置地设置，并与第一电极电连接。
[0021]图1是实施方式的半导体装置100的示意俯视图。半导体装置100是纵型的MOSFET。
[0022]在此，定义X方向、与X方向垂直交叉的Y方向、以及与X方向及Y方向垂直交叉的Z方向。半导体装置100是如图1或图3所示那样的、芯片面相对于XY面平行的半导体芯片。例如，如图1或图3所示，与XY面平行的面内的该半导体芯片的形状为正方形。但是，与XY面平行的面内的该半导体芯片的形状当然并不限定于正方形。另外，XY面是与后述的漏极层10及漂移层12被层叠的方向垂直的面。
[0023]在图1中示出了在半导体装置100的上表面设置的源极焊盘(第三电极的一例)70以及栅极焊盘(第一电极的一例)80。栅极焊盘80在图1的上方及下方具有沿X方向延伸的部分80a及80b。另外，栅极焊盘80具有沿Y方向延伸的部分80c。而且，该部分80c的两端分别与部分80a及80b连接。另外，在图1中，作为源极焊盘70而示出了源极焊盘70a以及源极焊盘70b。在图1中，源极焊盘70a以及源极焊盘70b以夹着部分80c的方式设置。换言之，部分80c设置于源极焊盘70a和源极焊盘70b之间。但是，源极焊盘70以及栅极焊盘80的形状并不限定于图1所示的形状。
[0024]图2是实施方式的半导体装置100的主要部分的示意剖视图。图3是实施方式的半导体装置100的示意俯视图。
[0025]图2的(a)是实施方式的半导体装置100的、与YZ面内平行的面内的第一区域90及
其附近的示意剖视图。图2的(b)是实施方式的半导体装置100的、与YZ面内平行的面内的、第二区域92及其附近的主要部分的示意剖视图。
[0026]漏极层(第一半导体层的一例)10是作为MOSFET的漏极发挥功能的层。漏极层10例如包含n
+
型的半导体材料。
[0027]漏极电极38设置于漏极层10之下，与漏极层10电连接。漏极电极38是作为MO SFET的漏极电极而发挥功能的电极。
[0028]漂移层12(第二半导体层)设置于漏极层10上。漂移层12是作为MOSFET的漂移层而发挥功能的层。漂移层12例如包含n-型的半导体材料。
[0029]图3是用于说明第一区域90及第二区域92的位置关系的图。漂移层12具有第一区域9本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：第一导电型的第一半导体层；第一导电型的第二半导体层，设置于所述第一半导体层之上，具有第一区域及第二区域；第二导电型的第一半导体区域，设置于所述第一区域之上；第一导电型的第二半导体区域，设置于所述第一半导体区域之上；第二电极，在从所述第一半导体区域之上到达所述第一区域的第一沟槽内，隔着第一绝缘膜而与所述第一半导体区域对置地设置，并与设置于所述第一半导体层之上的第一电极电连接；第四电极，在所述第一沟槽内的所述第二电极之下，隔着第二绝缘膜而与所述第一区域对置地设置，并与设置于所述第二半导体区域之上且与与所述第二半导体区域电连接的第三电极电连接；第二导电型的第三半导体区域，设置于所述第二区域之上；第一导电型的第四半导体区域，设置于所述第三半导体区域之上；第五电极，在从所述第三半导体区域之上到达所述第二区域的第二沟槽内，隔着第三绝缘膜而与所述第三半导体区域对置地设置，并与所述第一电极电连接；以及第六电极，在所述第二沟槽内的所述第五电极之下，隔着第四绝缘膜而与所述第二区域对置地设置，并与所述第一电极电连接。2.根据权利...

【专利技术属性】
技术研发人员：新井雅俊，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：