半导体结构及半导体结构的形成方法技术

一种半导体结构及半导体结构的形成方法，其中，方法包括：提供衬底，所述衬底包括第一区，所述衬底上具有若干相互分立的鳍部结构，至少部分所述鳍部结构位于所述第一区内，所述第一区的鳍部结构内具有第一源漏开口；在所述第一源漏开口内形成初始第一源漏掺杂层；在所述第一区的衬底及鳍部结构表面形成介质层；在所述介质层内形成第一开口；在所述第一开口内形成第一电互连层；形成贯穿所述第一电互连层和所述初始第一源漏掺杂层的第二开口；在所述第二开口内形成第一隔离结构。从而，在简化半导体结构的形成工艺的同时，提高半导体器件的性能。性能。性能。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。
[0003]在超大规模集成电路中，通常通过在晶体管上形成应力，从而增大晶体管的载流子迁移率，以增大晶体管的驱动电流。
[0004]然而，现有技术中，形成的半导体器件的步骤较为复杂，并且性能有待提高。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以在简化半导体结构的形成工艺的同时，提高半导体器件的性能。
[0006]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：衬底，所述衬底包括第一区，所述衬底上具有若干相互分立的鳍部结构，至少部分所述鳍部结构位于所述第一区内，所述第一区的鳍部结构内具有第一源漏开口；位于所述第一源漏开口内的第一源漏掺杂层，并且，在与所述鳍部结构的延伸方向所垂直的方向上，所述第一源漏掺杂层相对于所述鳍部结构的侧壁凸出；介质层，所述介质层位于第一区的衬底及鳍部结构表面，并且，所述介质层内具有第一开口，所述第一开口暴露出所述第一源漏掺杂层顶面；位于所述第一开口内的第一电互连层；位于所述第一电互连层内以及相邻的第一源漏掺杂层侧壁面之间的第二开口，所述第二开口贯穿所述第一电互连层，并且，位于所述第二开口两侧的第一源漏掺杂层相互分立；位于所述第二开口内的第一隔离结构。
[0007]可选的，所述第一隔离结构的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅。
[0008]可选的，所述第一电互连层的材料包括金属材料。
[0009]可选的，所述衬底还包括第二区，并且，至少部分所述鳍部结构位于所述第二区内，所述第二区的鳍部结构内具有第二源漏开口；所述半导体结构还包括：位于所述第二源漏开口内的第二源漏掺杂层。
[0010]可选的，所述介质层还位于第二区的衬底及鳍部结构表面，并且，所述第一开口还暴露出所述第二源漏掺杂层顶面。
[0011]可选的，所述第一源漏掺杂层内具有第一离子，所述第二源漏掺杂层内具有第二离子，并且所述第一离子和所述第二离子的导电类型相反。
[0012]可选的，所述第一区为静态随机存储器的上拉器件区，所述第二区为静态随机存储器的下拉器件区。
[0013]可选的，还包括：位于所述第二源漏掺杂层侧壁面、第一区的鳍部结构表面和第二区的鳍部结构表面的第一保护层。
[0014]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区，所述衬底上具有若干相互分立的鳍部结构，至少部分所述鳍部结构位于所述第一区内，所述第一区的鳍部结构内具有第一源漏开口；在所述第一源漏开口内形成初始第一源漏掺杂层；在所述第一区的衬底及鳍部结构表面形成介质层；在所述介质层内形成第一开口，所述第一开口暴露出所述初始第一源漏掺杂层顶面；在所述第一开口内形成第一电互连层；形成贯穿所述第一电互连层和所述初始第一源漏掺杂层的第二开口，以在所述第二开口两侧的第一源漏开口内，形成相互分立的第一源漏掺杂层，在与所述鳍部结构的延伸方向所垂直的方向上，所述第一源漏掺杂层相对于所述鳍部结构的侧壁凸出；在所述第二开口内形成第一隔离结构。
[0015]可选的，形成所述第一开口的方法包括：在所述介质层表面形成第一图形化层，所述第一图形化层暴露出所述初始第一源漏掺杂层顶面上的介质层表面；以所述第一图形化层为掩膜，刻蚀所述介质层，直至暴露出所述初始第一源漏掺杂层顶部表面。
[0016]可选的，刻蚀所述介质层的工艺包括干法刻蚀工艺。
[0017]可选的，形成所述第二开口的方法包括：在所述介质层表面和第一电互连层表面形成第二图形化层，所述第二图形化层暴露出第一区中相邻鳍部结构之间的第一电互连层表面；以所述第二图形化层为掩膜，刻蚀所述第一电互连层和所述初始第一源漏掺杂层，直至贯穿所述初始第一源漏掺杂层。
[0018]可选的，刻蚀所述第一电互连层的工艺包括干法刻蚀工艺；刻蚀所述初始第一源漏掺杂层的工艺包括干法刻蚀工艺。
[0019]可选的，所述衬底还包括第二区，并且，至少部分所述鳍部结构位于所述第二区内，所述第二区的鳍部结构内具有第二源漏开口；所述半导体结构的形成方法还包括：在形成所述初始第一源漏掺杂层之前，在所述第二源漏开口内形成第二源漏掺杂层。
[0020]可选的，所述介质层还形成于第二区的衬底及鳍部结构表面，并且，所述第一开口还暴露出所述第二源漏掺杂层顶面。
[0021]可选的，还包括：在形成所述初始第一源漏掺杂层之前，在所述第二源漏掺杂层侧壁面、第一区的鳍部结构表面和第二区的鳍部结构表面形成第一保护层。
[0022]可选的，所述介质层包括：在所述第一区的衬底和鳍部结构侧壁表面形成的第一介质层；在所述第一介质层表面、所述第一区的鳍部结构侧壁及顶部表面以及所述初始第一源漏掺杂层表面形成的第二介质层。
[0023]可选的，形成所述介质层的方法包括：在形成初始第一源漏掺杂层前，在所述第一区的衬底和鳍部结构表面形成第一介质材料层；回刻蚀所述第一介质材料层直至暴露出第一区的鳍部结构的顶面及部分侧壁面，以形成第一介质层；在形成所述初始第一源漏掺杂层后，在所述第一介质层表面、所述第一区的鳍部结构表面和所述初始第一源漏掺杂层表面形成第二介质层。
[0024]可选的，还包括：在形成所述第二介质层之前，在所述初始第一源漏掺杂层顶部表面形成第二保护层。
[0025]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0026]在本专利技术技术方案的半导体结构的形成方法中，一方面，由于在形成初始第一源漏掺杂层后，通过所述第二开口，形成相互分立的第一源漏掺杂层，并且，在所述第二开口
内形成第一隔离结构，因此，不仅能通过所述第一隔离结构使相邻的第一源漏掺杂层电隔离，同时，还能在形成初始第一源漏掺杂层时受到较少限制，从而，在与所述鳍部结构的延伸方向所垂直的方向上，所述第一源漏掺杂层相对于所述鳍部结构的侧壁凸出，以使形成的第一源漏掺杂层体积较大，进而，有利于提高晶体管器件的驱动电流，提高半导体器件的性能。另一方面，由于在形成第一电互连层后，形成贯穿所述第一电互连层和所述初始第一源漏掺杂层的第二开口，并且，在所述第二开口内形成第一隔离结构，因此，减少了形成贯穿第一电互连层的开口的掩膜层以及形成贯穿初始第一源漏掺杂层的开口的掩膜层，同时，还简化了分别在第一电互连层内的开口、以及初始第一源漏掺杂层内的开口形成隔离结构的工艺步骤，从而，简化了半导体结构的形成工艺。综上，通过在形成第一电互连层后，形成贯穿所述第一电互连层和所述初始第一源漏掺杂层的第二开口，并且，在所述第二开口内形成第一隔离结构，能够在简化半导体结构的形成工艺的同时，提高半导体器件的性能。
附图说明
[0027]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括第一区，所述衬底上具有若干相互分立的鳍部结构，至少部分所述鳍部结构位于所述第一区内，所述第一区的鳍部结构内具有第一源漏开口；位于所述第一源漏开口内的第一源漏掺杂层，并且，在与所述鳍部结构的延伸方向所垂直的方向上，所述第一源漏掺杂层相对于所述鳍部结构的侧壁凸出；介质层，所述介质层位于第一区的衬底及鳍部结构表面，并且，所述介质层内具有第一开口，所述第一开口暴露出所述第一源漏掺杂层顶面；位于所述第一开口内的第一电互连层；位于所述第一电互连层内以及相邻的第一源漏掺杂层侧壁面之间的第二开口，所述第二开口贯穿所述第一电互连层，并且，位于所述第二开口两侧的第一源漏掺杂层相互分立；位于所述第二开口内的第一隔离结构。2.如权利要求1所述的半导体结构，其特征在于，所述第一隔离结构的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅。3.如权利要求1所述的半导体结构，其特征在于，所述第一电互连层的材料包括金属材料。4.如权利要求1所述的半导体结构，其特征在于，所述衬底还包括第二区，并且，至少部分所述鳍部结构位于所述第二区内，所述第二区的鳍部结构内具有第二源漏开口；所述半导体结构还包括：位于所述第二源漏开口内的第二源漏掺杂层。5.如权利要求4所述的半导体结构，其特征在于，所述介质层还位于第二区的衬底及鳍部结构表面，并且，所述第一开口还暴露出所述第二源漏掺杂层顶面。6.如权利要求4所述的半导体结构，其特征在于，所述第一源漏掺杂层内具有第一离子，所述第二源漏掺杂层内具有第二离子，并且所述第一离子和所述第二离子的导电类型相反。7.如权利要求4所述的半导体结构，其特征在于，所述第一区为静态随机存储器的上拉器件区，所述第二区为静态随机存储器的下拉器件区。8.如权利要求4所述的半导体结构，其特征在于，还包括：位于所述第二源漏掺杂层侧壁面、第一区的鳍部结构表面和第二区的鳍部结构表面的第一保护层。9.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区，所述衬底上具有若干相互分立的鳍部结构，至少部分所述鳍部结构位于所述第一区内，所述第一区的鳍部结构内具有第一源漏开口；在所述第一源漏开口内形成初始第一源漏掺杂层；在所述第一区的衬底及鳍部结构表面形成介质层；在所述介质层内形成第一开口，所述第一开口暴露出所述初始第一源漏掺杂层顶面；在所述第一开口内形成第一电互连层；形成贯穿所述第一电互连层和所述初始第一源漏掺杂层的第二开口，以在所述第二开口两侧的第一源漏开口内，形成相互分立的第一源漏掺杂层，在与所述鳍部结构的延伸方向所垂直的方向上，所述第一源漏掺杂层相对于所述鳍部结构的侧壁凸出；在所述...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：