半导体结构及半导体结构的形成方法技术

一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口顶部，所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。所述半导体结构的性能得到提升。得到提升。得到提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K(介电常数大于3.9)栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
[0003]然而，现有的后栅工艺还有待改善。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的后栅工艺。
[0005]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口顶部，所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。
[0006]可选的，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。
[0007]可选的，所述第二开口的深度范围为100埃～200埃。
[0008]可选的，所述钝角的范围为120
°
～150
°
。
[0009]可选的，还包括：位于第二开口侧壁的侧墙，所述侧墙的顶部位于所述第一开口的底部。
[0010]可选的，所述侧墙的材料包括介电材料，所述介电材料包括氮化硅。
[0011]可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
[0012]可选的，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
[0013]相应的，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成伪栅极结构；在伪栅极结构侧壁形成初始侧墙；在衬底上形成介质层，所述介质层位于所述初始侧墙的侧壁表面；去除部分初始侧墙以形成侧墙，并且在介质层内形成位于所述侧墙顶部的初始第一开口，所述初始第一开口暴露出部分所述介质层侧壁表面；去除部分所述初始第一开口暴露出的介质层侧壁，在介质层内形成第一开口，所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角；形成第一开口之后，去除所述伪栅极结构，
形成与第一开口连通的第二开口。
[0014]可选的，所述第二开口的深度范围为100埃～200埃。
[0015]可选的，所述钝角的范围为120
°
～150
°
。
[0016]可选的，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。
[0017]可选的，去除部分所述初始第一开口暴露出的介质层侧壁的工艺包括各向同性干法刻蚀工艺。
[0018]可选的，去除部分初始侧墙的工艺包括自由基刻蚀工艺。
[0019]可选的，所述自由基刻蚀工艺包括第一步骤和第二步骤：所述第一步骤包括：采用活化离子与所述初始侧墙进行离子活化反应生成改性层；所述第二步骤包括：采用自由基反应去除所述改性层。
[0020]可选的，所述离子活化反应的离子包括氢离子；所述自由基反应的自由基包括含NF3、CH4、H2、Ar和He混合气体的自由基。
[0021]可选的，所述初始侧墙的材料包括介电材料，所述介电材料包括氮化硅。
[0022]可选的，去除所述伪栅极结构的方法包括：去除部分所述伪栅极结构，形成过渡结构；去除过渡结构，直至暴露出所述衬底表面，形成所述第二开口。
[0023]可选的，去除部分所述伪栅极结构的工艺包括干法刻蚀工艺。
[0024]可选的，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
[0025]可选的，去除过渡结构的工艺包括干法刻蚀工艺。
[0026]可选的，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
[0027]可选的，形成第二开口之后，在所述第一开口内和第二开口内形成栅极结构；所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
[0028]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0029]本专利技术技术方案的半导体结构中，所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而在第二开口内和第一开口内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的底部，从而能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
[0030]本专利技术技术方案的半导体结构的形成方法中，通过在介质层内形成第一开口，所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而后续在第二开口内和第一开口内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的底部，能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
[0031]进一步，去除部分初始侧墙的工艺包括自由基刻蚀工艺，所述自由基刻蚀工艺对侧墙材料氮化硅具有较大的刻蚀选择比，从而能够在精确去除部分初始侧墙的同时，对器件的其他结构损伤较小。
[0032]进一步，去除所述伪栅极结构的工艺包括自由基等离子刻蚀工艺，所述自由基等离子刻蚀工艺对伪栅极结构的材料具有较大的刻蚀选择比，从而能够在去除干净伪栅极结
构的同时，对器件的其他结构损伤较小。
附图说明
[0033]图1至图8是本专利技术实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
[0034]如
技术介绍
所述，现有的后栅工艺还有待改善。
[0035]具体的，所述后栅工艺需要先形成伪栅极结构，再形成介质层，然后去除伪栅极结构在介质层内形成栅极开口，最后在栅极开口内形成金属栅。随着半导体技术节点的进一步缩小，所述栅极结构的尺寸也越来越小，从而所述栅极开口的深宽比越来越大。在栅极开口内形成栅极结构时，采用气相沉积工艺在栅极开口内沉积栅极结构的材料，而所述栅极开口的深宽比较大，所述反应气体较难到达栅极开口的底部而优先在栅极开口的顶部沉积，从而使得形成的栅极结构疏松且有空洞，从而影响形成的半导体结构的性能。
[0036]为了解决上述问题，本专利技术技术方案提出一种半导体结构及半导体结构的形成方法，通过在介质层内形成第一开口，所述第一开口侧壁表面和介质层的顶部表面的夹角为钝角，且所述第一开口暴露出所述第二开口顶部，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而后续在第二开口内和第一开口内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口顶部，且所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。2.如权利要求1所述的半导体结构，其特征在于，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。3.如权利要求1所述的半导体结构，其特征在于，所述第二开口的深度范围为100埃～200埃。4.如权利要求1所述的半导体结构，其特征在于，所述钝角的范围为120
°
～150
°
。5.如权利要求1所述的半导体结构，其特征在于，还包括：位于第二开口侧壁的侧墙，所述侧墙的顶部位于所述第一开口的底部。6.如权利要求5所述的半导体结构，其特征在于，所述侧墙的材料包括介电材料，所述介电材料包括氮化硅。7.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。8.如权利要求7所述的半导体结构，其特征在于，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。9.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在衬底上形成伪栅极结构；在伪栅极结构侧壁形成初始侧墙；在衬底上形成介质层，所述介质层位于所述初始侧墙的侧壁表面；去除部分初始侧墙以形成侧墙，并且在所述侧墙顶部形成初始第一开口，所述初始第一开口暴露出部分所述介质层侧壁表面；去除部分所述初始第一开口暴露出的介质层侧壁，在介质层内形成第一开口，所述第一开口的侧壁表面和介质层的顶部表面的夹角为钝角；去除所述伪栅极结构，形成与第一开口连通的第二开口。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二开口的深度范围为100埃～200埃。11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述钝角的范围为120
°
～150
°
。12.如权利要...

【专利技术属性】
技术研发人员：张海洋，纪世良，崇二敏，和阿雷，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：