测试电路及半导体测试方法技术

本发明专利技术涉及一种测试电路，包括：M个测试单元，测试单元具有第一端和第二端，M个测试单元的第一端均连接到电源线，M个测试单元的第二端均连接到地线，M为正整数；测试单元包括TDDB测试元件、开关和控制电路；TDDB测试元件被击穿之前具有第一等效电阻，TDDB测试元件被击穿之后具有第二等效电阻，第一等效电阻大于第二等效电阻。各TDDB测试元同时在同一电压下进行测试，一旦其中的某一个TDDB测试单元被击穿，控制电路和开关会将该TDDB测试单元所在的支路断路，避免短路的出现，从而不影响其他TDDB测试单元的后续继续测试，使得多个TDDB测试单元能够同时进行检测，大大缩短了测试时间。大大缩短了测试时间。大大缩短了测试时间。

【技术实现步骤摘要】
测试电路及半导体测试方法


[0001]本专利技术涉及半导体
，特别是涉及测试电路及半导体测试方法。

技术介绍

[0002]TDDB(Time Dependent Dielectric Breakdown，时间相关的电介质击穿)是一种评价电介质质量的重要方法，常规TDDB测试结构中，待测样品一端加恒定的电压，另一端接地；持续监控流经样品的电流，某一时刻待测样品击穿引起电路短路，此时量测机台会量测到一个突然跳变的大电流，机台在量测到大电流后，停止测试。显然，TDDB测试为一个耗时的测试。虽然加在待测样品上的恒定电压越高，则测试时间越短，但较高的电压可能会因栅极氧化物寿命预测不合理且不稳定的不同机制而使氧化物烧毁。

技术实现思路

[0003]基于此，有必要针对上述技术问题，提供测试电路及半导体测试方法。
[0004]本专利技术提供了一种测试电路，包括：
[0005]M个测试单元，所述测试单元具有第一端和第二端，所述M个测试单元的第一端均连接到电源线，所述M个测试单元的第二端均连接到地线，所述M为正整数；
[0006]所述测试单元包括TDDB测试元件、开关和控制电路，其中，所述TDDB测试元件的第一端为所述测试单元的第一端，所述TDDB测试元件的第二端连接到所述开关的第一端，所述开关的第二端为所述测试单元的第二端，所述开关的第一端通过所述控制电路连接到所述开关的控制端；
[0007]所述TDDB测试元件被击穿之前具有第一等效电阻，所述TDDB测试元件被击穿之后具有第二等效电阻，所述第一等效电阻大于所述第二等效电阻。
[0008]在其中一个实施例中，所述TDDB测试元件具有电介质层，所述电介质层的面积大于等于1μm2且小于等于1000000μm2。
[0009]在其中一个实施例中，所述M个测试单元的TDDB测试元件的电介质层均为二氧化硅。
[0010]在其中一个实施例中，所述M大于等于2，且所述M个测试单元的TDDB测试元件的电介质层的面积相等。
[0011]在其中一个实施例中，所述M大于等于2，且所述M个测试单元的TDDB测试元件的电介质层的面积不完全相等。
[0012]在其中一个实施例中，所述M大于等于3，且所述M个测试单元的TDDB测试元件的电介质层的面积呈等差数列或等比数列。
[0013]在其中一个实施例中，所述M大于等于2，且所述M个测试单元的TDDB测试元件的电介质层不完全相同。
[0014]在其中一个实施例中，所述M个测试单元的TDDB测试元件的电介质层的面积相等。
[0015]在其中一个实施例中，所述第一等效电阻与第二等效电阻的比值大于等于100。
[0016]在其中一个实施例中，所述开关包括NMOS管，所述NMOS管的漏极与所述TDDB测试元件的第二端电连接，所述NMOS管的源极接地。
[0017]在其中一个实施例中，所述控制电路包括反相器，所述反相器的输入与所述TDDB测试元件的第二端电连接，另一端与所述NMOS管的栅极电连接。
[0018]在其中一个实施例中，还包括若干个电压采集装置，各所述电压采集装置分别电连接于不同的所述测试单元内，且电连接于所述TDDB测试元件与所述NMOS管之间。
[0019]本专利技术还提供了一种半导体测试方法，包括以下步骤：
[0020]于如上述任一项所述的测试电路中的各所述TDDB测试元件上施加相同的测试电压；
[0021]记录所有所述TDDB测试元件的击穿寿命。
[0022]本专利技术还提供了一种半导体测试方法，包括以下步骤：
[0023]于如上述包含电压采集装置的所述的测试电路中的各所述TDDB测试元件上施加相同的测试电压；
[0024]记录所有所述TDDB测试元件的击穿寿命，并记录各所述电压采集装置采集到目标电压的时间；
[0025]基于所述电压采集装置的位置、所述电压采集装置采集到目标电压的时间及记录的所有所述TDDB测试元件的击穿寿命判断各所述TDDB测试元件的击穿寿命。
[0026]本申请具有以下有益效果：
[0027]使得各TDDB测试元件同时在同一电压下进行测试，一旦其中的某一个TDDB测试单元被击穿，控制电路和开关会将该TDDB测试单元所在的支路断路，避免短路的出现，从而不影响其他TDDB测试单元的后续继续测试，使得多个TDDB测试单元能够同时进行检测，大大缩短了测试时间。
附图说明
[0028]图1为本专利技术一个实施例展示测试电路的结构示意图；
[0029]图2为本专利技术另一个实施例展示测试电路的结构图；
[0030]图3为本专利技术的一个实施例中半导体测试方法的流程图；
[0031]图4为本专利技术的另一个实施例中半导体测试方法的流程图。
[0032]附图标记：10、测试单元；101、TDDB测试元件；102、开关；103、控制电路；104、电压采集装置。
具体实施方式
[0033]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0034]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0035]在本专利技术的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0036]为了缩短测试时间，如图1所示，本专利技术提供了一种测试电路，该测试电路包括M个测试单元10，该测试单元10包括第一端与第二端，M个测试单元10的第一端均连接到电源线，接相同的测试电压，且M个测试单元10的第二端均接地，M为正整数。
[0037]测试单元10包括TDDB测试元件101、开关102和控制电路，其中，TDDB测试元件101的第一端为测试单元10的第一端，TDDB测试元件101的第二端连接到开关102的第一端，开关102的第二端为测试单元10的第二端，开关102的第一端通过控制电路连接到开关102的控制端；
[0038]TDDB测试元件101被击穿之前具有第一等效电阻，TDDB测试元件101被击穿之后具有第二等效电阻，第一等效电阻大于第二等效电阻。
[0039]在一个可选的实施例中，第一等效电阻与第二等效电阻的比值大于100，具体的，第一等效电阻与第二等效电阻的比值可以为100、110或150等等，但上述数据仅作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试电路，其特征在于，包括：M个测试单元，所述测试单元具有第一端和第二端，所述M个测试单元的第一端均连接到电源线，所述M个测试单元的第二端均连接到地线，所述M为正整数；所述测试单元包括TDDB测试元件、开关和控制电路，其中，所述TDDB测试元件的第一端为所述测试单元的第一端，所述TDDB测试元件的第二端连接到所述开关的第一端，所述开关的第二端为所述测试单元的第二端，所述开关的第一端通过所述控制电路连接到所述开关的控制端；所述TDDB测试元件被击穿之前具有第一等效电阻，所述TDDB测试元件被击穿之后具有第二等效电阻，所述第一等效电阻大于所述第二等效电阻。2.根据权利要求1所述的测试电路，其特征在于，所述TDDB测试元件具有电介质层，所述电介质层的面积大于等于1μm2且小于等于1000000μm2。3.根据权利要求2所述的测试电路，其特征在于，所述M个测试单元的TDDB测试元件的电介质层均为二氧化硅。4.根据权利要求3所述的测试电路，其特征在于，所述M大于等于2，且所述M个测试单元的TDDB测试元件的电介质层的面积相等。5.根据权利要求3所述的测试电路，其特征在于，所述M大于等于2，且所述M个测试单元的TDDB测试元件的电介质层的面积不完全相等。6.根据权利要求5所述的测试电路，其特征在于，所述M大于等于3，且所述M个测试单元的TDDB测试元件的电介质层的面积呈等差数列或等比数列。7.根据权利要求2所述的测试电路，其特征在于，所述M大于等于2，且所述M个测试单元的TDDB...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：