提供一种电荷中和控制电路及其方法，适用于液晶显示装置，包括失能信号检测单元以及延迟单元，在检测到该液晶面板停止显示图像的信号时，送出第一信号以及第二信号，该第一信号指示电源模块失能，并指示像素晶体管开启电平在第一延迟时间之后关闭，该第二信号指示所有这些像素所对应的这些晶体管在第二延迟时间之后开启其栅极。因此，像素晶体管之栅极可在第一延迟时间之内将所储存的电荷有效地自其源极端中和掉，而解决液晶面板中薄膜晶体管成膜时因膜厚不均，各像素晶体管放电速度不同而产生的潮汐现象。
【技术实现步骤摘要】
本专利技术是关于一种电荷中和电路，且特别是关于一种利用蓄能元件中和电荷的电路装置，解决液晶显示器之潮汐现象的专利技术。
技术介绍
在薄膜晶体管制造工艺中，主要工艺包括涂敷光阻材料、曝光、显影、成膜、蚀刻等过程。其中涂敷光阻材料的步骤由于主要以转盘承载玻璃基板以涂敷光阻材料，容易造成玻璃基板中间区域涂敷的光阻材料较周围所涂敷的光阻材料薄；另一方面，在蚀刻的步骤时，玻璃基板的中间区域作背光通道蚀刻(Back Channel Etching(BCE))的蚀刻速度比周围区域来的快，造成完成后的薄膜晶体管的通道关闭漏电电流较低。虽然此种玻璃基板在切割制成面板组装成模块后，系以像素电容存取图像数据，然而在电源关闭时的通道关闭漏电电流依不同区分布而不同，放电的速度自然也不同。因此，位于玻璃基板中间区域的像素电容在电源关闭时需要较长的时间释放电荷。参考图1所示，图1是在玻璃基板上以薄膜晶体管工艺生产的液晶面板示意图，包括液晶面板100，其中以分割成四个区域的右上角像素区102为例，封闭不规则曲线110表示通道关闭漏电电流较低与较高的分界线。在电源关闭时，由于110包围的区域需要较长的时间释放电荷，意即图像自对应的像素消退的时间较长，对使用者而言，会看到残留的画面如潮汐般消退，以102区块为例，消退的方向系图1中的箭头方向所示。另外，通常液晶显示器所用的薄膜晶体管工艺，造成薄膜晶体管栅极所对应的导通电流(Ion)与关闭漏电电流(Ioff)相差约10的5次方到6次方倍，例如晶体管栅极电压在导通状态时为24V，则Ion约为mA数量级，而晶体管栅极电压在关闭状态时为-6V，则关闭漏电电流Ioff约为pA数量级。在显示器电源关闭的同时，由于Ioff较Ion小很多，所以对于高分辨率面板而言，更容易观察到图像残留潮汐现象；更详细的说，当关上电源瞬间因薄膜晶体管膜厚不同造成电容不同，所需的放电时间也不相同，因此液晶旋转回复的时间亦不同，故在面板上出现如海潮退潮般残影画面。此时薄膜晶体管本身也切换至关闭状态，在像素电容中的电荷只能通过漏电电流经由数据扫描线放电，然而由上所述可知Ioff是pA数量级，放电速度对于使用者的肉眼来说，就出现明显的不均匀消退的残留图像，也即潮汐现象。此现象非纯粹将Ioff电流提高就可改善，因为在工艺上将薄膜晶体管本身规格Ioff提高的结果，会造成其它图像特性变差，例如出现颤动现象(flicker)。因此针对薄膜晶体管的潮汐现象，需要在电路设计上求改善。参考图2A，该图表示公知技术中于电源关闭时将晶体管栅极电压加速拉至接地电位GND的电路200，其中利用蓄能元件，在电源关闭同时使栅极电压逐渐拉到GND电位的电压趋势快速地拉到GND。由图2B及图2C可分别看出电路改良前后栅极电位回归接地电平在响应上的差别。然而，以这样的机制仅适用于薄膜晶体管关闭时，可迅速将其栅极电压接到GND电平；若是薄膜晶体管开启电压无法有效导通薄膜晶体管的栅极，则潮汐现象仍然存在。因此，需要一种有效整合电路，使得栅极电压在电源关闭时仍足够将像素上的电荷有效地相互中和，以解决液晶面板的潮汐现象问题。
技术实现思路
综上所述，本专利技术的一个目的在于提供一种电荷中和控制电路，适用于液晶显示面板，在不需变更面板成膜工艺的条件下，消除因薄膜晶体管在关闭时无法提供有效的放电路径而造成的潮汐现象。本专利技术的又一个目的在于提供一种电荷中和控制电路，该电路为整合于液晶面板所具有的特定应用集成电路(ASIC)，控制薄膜晶体管导通的时间点，以及所有液晶面板上的薄膜晶体管栅极全开之时机，使液晶面板在关机后有足够高的晶体管启动电平，有效将像素上的电荷中和，以消除潮汐现象。根据本专利技术提供的电荷中和控制电路，适用于消除液晶显示面板的潮汐现象，利用内建于特定应用集成电路(ASIC)的一个信号开关检测单元(signal-off detector)来检测控制信号的状态。当该信号开关检测单元检测不到主控制单元的输出信号时，表示系统处于关闭状态，此时栅极全开信号(All-gate-on)为低致能电平，而将液晶面板上所有的薄膜晶体管之栅极全数导通，此时通过回路使液晶储存电容积存的电量经由薄膜晶体管的源极端释出，与像素中的储存电容及其它蓄能元件的电荷中和。根据本专利技术提供的电荷中和控制电路，适配于液晶面板的特定应用集成电路(ASIC)中，该电荷中和控制电路包括信号检测元件以及栅极延迟单元，其中该信号检测单元耦接至主要控制单元，并提供两个低电平致能信号，其中一个是电源致能信号DC-DC.ENA，耦接至电源输入端的切换装置处将输入电压关掉，以及耦接至VGH延迟单元，使VGH在关掉电源之前有延迟时间，以维持薄膜晶体管的栅极打开所需的临界电压。其余例如模拟电压源、晶体管关闭电压、以及共同电压等其它电源部分，则设定在DC-DC.ENA信号送出的同时关闭。该信号检测单元另外送出一个栅极全数开启(All-gate-on)信号使得所有薄膜晶体管的栅极打开，并决定此动作时间点，经由栅极延迟单元来控制在DC-DC.ENA产生时刻的特定时间间隔之后开始动作。一般在液晶面板的系统中，正常的关机程序依下列顺序依次关闭电源背光模块、信号提供模块、以及电源模块。根据本专利技术之关机电源时序，系以下方所述的顺序操作。当DC-DC.ENA动作后，模拟电压源VDDA、栅极扫描线电压VEEG以及共同电压Vcom等均要先关倬，其电压均随时间递减至零电位GND。另一方面，为了让薄膜晶体管的栅极全数开启，必须将VGH关闭时延后，使得有足够高的电压电平使栅极打开。而VGH与DC-DC.ENA动作后的时间差由VGH延迟单元调整。栅极全数开启的时机必须在VDDA递减至GND之后，才强迫所有的栅极打开，通过晶体管源极侧的路径迅速达到电荷中和；栅极全数开启的时机最晚必须在VGH电压达到能打开晶体管的栅极的最小电压之前。综上所述，本专利技术中的电荷中和控制电路可整合至液晶面板的特定应用集成电路(ASIC)模块上，以解决潮汐现象的问题，运用特定应用集成电路(ASIC)内部电路配合外部电路达成，因此可以减少印刷线路板上元件的使用数，达到降低成本的效果，以及精简印刷线路板的布图设计。根据本专利技术中的电荷中和电路，控制VGH打开时机，以及栅极全开的时机，使得面板关机指令下达后有足够的VGH电平让薄膜晶体管保时开启，有效地将像素上的电荷量中和掉，以解决潮汐问题。另外，由于薄膜晶体管的成膜工艺等原因造成面板上各区域分布的晶体管特性不同而引起之潮汐现象，在不变更工艺的条件下，利用本专利技术即能改善。为让本专利技术之上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。附图说明图1是依照公知技术所绘之液晶显示面板的潮汐现象示意图。图2A是依照公知技术所绘之快速放电电路方块示意图。图2B是依照公知技术所绘之电容放电曲线图。图2C是依照公知技术所绘之电容快速放电曲线图。图3是依照本专利技术的一较佳实施例所绘之像素电容所对应薄膜晶体管之电荷中和示意图。图4是依照本专利技术的一较佳实施例所绘之解决潮汐现象整合电路方框示意图。图5是依照本专利技术的一较佳实施例的解决潮汐现象电路之控制信号示意图。图6是依照本专利技术的一较佳实施例的薄膜晶体管的电位响应示意图。主本文档来自技高网...
【技术保护点】
一种电荷中和控制电路，适用于液晶显示装置，上述液晶显示装置至少具有电源模块、主控制单元、以及图像显示单元，上述电源模块供应上述液晶显示装置所需之多个电压电平电源，上述主控制单元控制上述图像显示单元的多个栅极驱动信号以及多个源极驱动信号，其特征是上述电荷中和控制电路包括：信号延迟单元，耦接至上述图像显示单元；以及信号检测单元，耦接至上述主控制单元，其中上述信号检测单元自上述主控制单元得知上述液晶显示装置是否关机，并提供失能信号至上述电源模块，使上述电压电平电源除 像素晶体管开启电平之外失能，并经过第一延迟时间之后使上述像素晶体管开启电平失能，在上述第一延迟时间之内使上述图像显示单元中多个像素晶体管上的电荷经由其源极中和掉，以及提供栅极全开信号至上述信号延迟单元，上述栅极全开信号经由上述信号延迟单元延迟第二延迟时间后输出至上述图像显示单元。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄信忠，黄俊颖，陈益正，
申请(专利权)人：中华映管股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。