GOA电路及液晶显示面板制造技术

本发明专利技术提供一种GOA电路及液晶显示面板，其包括上拉控制模块、上拉模块、下拉模块、下传模块、下拉维持模块、自举电容、第一恒压低电平源以及第二恒压低电平源，上拉控制模块分别与上拉模块、下拉模块、下传模块、下拉维持模块以及自举电容电性连接；下拉模块与上拉模块电性连接；下拉模块与第二恒压低电平源电性连接；下拉维持模块分别与第一恒压低电平源、第二恒压低电平源电性连接；下拉模块包括电压补偿子模块；本发明专利技术的GOA电路及液晶显示面板，通过在下拉控制模块中设置电压补偿子模块，解决了现有GOA电路及液晶显示面板因薄膜晶体管阈值电压往负值移动导致扫描信号充电不足，进而造成扫描信号输出异常，影响显示的技术问题。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，尤其涉及一种GOA电路及具有所述GOA电路的液晶显示面板。
技术介绍
IGZO作为现今非常热门的TFT有源层,得到广泛关注，对于IGZO-TFT器件,由于制程中氧空缺难控制,所以IGZO-TFT经常会表现为耗尽型TFT，也是说当Vgs的电压为负的时候,TFT器件已经打开；IGZO-TFT这一缺点,对GOA电路的表现产生严重的影响。Gate Driver On Array，简称GOA，即在现有薄膜晶体管液晶显示面板的阵列基板上制作扫描驱动电路，实现对扫描线逐行扫描的驱动方式。现有的GOA电路的结构示意图如图1所示，该GOA电路包括上拉控制模块101、上拉模块102、下传模块103、下拉模块104、自举电容以及下拉维持模块105。所述下拉模块104包括一薄膜晶体管，该薄膜晶体管的源极连接恒压低电平源DCL，该薄膜晶体管的栅极连接下一级的扫描信号G(N+1)，该薄膜晶体管的漏极连接上拉控制模块的输出端。该薄膜晶体管长时间工作时，其阈值电压会往负值移动，导致扫描信号充电不足，造成扫描信号输出异常，进而影响液晶显示面板的显示效果。故，有必要提供一种GOA电路，以解决现有技术所存在的问题。
技术实现思路
本专利技术提供一种GOA电路，能够抑制薄膜晶体管阈值电压往负值移动的GOA电路，以解决现有的GOA电路因薄膜晶体管阈值电压往负值移动使得扫描信号输出异常，进而影响显示的技术问题。为解决上述问题，本专利技术提供的技术方案如下：本专利技术提供一种GOA电路，包括：上拉控制模块，用于接收上一级的扫描信号生成本级的扫描电平信号；上拉模块，用于根据所述本级的扫描电平信号以及本级的时钟信号拉升所述本级的扫描信号；下拉模块，用于根据下一级的扫描信号拉低所述本级的扫描电平信号；下传模块，用于根据所述本级的扫描电平信号以及本级的时钟信号生成本级的级传信号；下拉维持模块，用于维持所述本级的扫描电平信号的低电平；自举电容，用于生成所述本级的扫描信号的高电平；以及第一恒压低电平源，用于提供第一恒压低电平；第二恒压低电平源，用于提供第二恒压低电平；其中所述上拉控制模块分别与所述上拉模块、所述下拉模块、所述下传模块、所述下拉维持模块以及所述自举电容电性连接；所述下拉模块与所述上拉模块电性连接；所述下拉模块与所述第二恒压低电平源电性连接；所述下拉维持模块分别与所述第一恒压低电平源、所述第二恒压低电平源电性连接。在本专利技术的GOA电路中，所述下拉模块包括第四十一薄膜晶体管及连接所述第四十一薄膜晶体管的电压补偿子模块，所述电压补偿子模块包括第一薄膜晶体管、第四十薄膜晶体管以及第一恒压高电平源；所述第一薄膜晶体管的栅极连接本级的级传信号的输出端，所述第一薄膜晶体管的源极连接所述第一恒压高电平源，所述第一薄膜晶体管的漏极连接所述第四十薄膜晶体管的漏极；所述第四十薄膜晶体管的栅极与源极均连接所述上拉控制模块的输出端；所述第四十一薄膜晶体管的栅极连接下一级的扫描信号，所述第四十一薄膜晶体管的源极连接所述第二恒压低电平源，所述第四十一薄膜晶体管的漏极连接所述第四十薄膜晶体管的漏极。在本专利技术的GOA电路中，所述上拉控制模块包括第十一薄膜晶体管与第二恒压高电平源；所述第十一薄膜晶体管的栅极连接所述第二恒压高电平源，所述第十一薄膜晶体管的源极连接所述上一级的扫描信号，所述第十一薄膜晶体管的漏极连接所述上拉控制模块的输出端。在本专利技术的GOA电路中，所述上拉模块包括包括第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极连接所述上拉控制模块的输出端，所述第二十一薄膜晶体管的源极连接所述本级的时钟信号，所述第二十一薄膜晶体管的漏极连接所述本级的扫描信号。在本专利技术的GOA电路中，所述下传模块包括包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极连接所述上拉控制模块的输出端，所述第二十二薄膜晶体管的源极连接所述本级的时钟信号，所述第二十二薄膜晶体管的漏极连接所述本级的级传信号。在本专利技术的GOA电路中，所述下拉维持模块包括第三十二薄膜晶体管、第四十二薄膜晶体管、第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第七十三薄膜晶体管、第七十四薄膜晶体管、第八十一薄膜晶体管、第八十二薄膜晶体管以及第三恒压高电平源；所述第三十二薄膜晶体管的栅极连接所述第五十三薄膜晶体管的漏极，所述第三十二薄膜晶体管的源极连接所述第一恒压低电平源，所述第三十二薄膜晶体管的漏极连接所述本级的扫描信号；所述第四十二薄膜晶体管的栅极连接所述第五十三薄膜晶体管的漏极，所述第四十二薄膜晶体管的漏极连接所述上拉控制模块的输出端，所述第四十二薄膜晶体管的源极连接所述第八十一薄膜晶体管的漏极；所述第五十一薄膜晶体管的栅极与源极连接所述第三恒压高电平源，所述第五十一薄膜晶体管的漏极连接所述第五十二薄膜晶体管的源极；所述第五十二薄膜晶体管的栅极连接所述第十一薄膜晶体管的漏极，所述第五十二薄膜晶体管的源极连接所述第一恒压低电平源；所述第五十三薄膜晶体管的栅极连接所述第五十一薄膜晶体管的漏极，所述第五十三薄膜晶体管的源极连接所述第三恒压高电平源，所述第五十三薄膜晶体管的漏极连接所述第五十四薄膜晶体管的漏极；所述第五十四薄膜晶体管的栅极连接所述第十一薄膜晶体管的漏极，所述第五十四薄膜晶体管的源极连接所述第七十三薄膜晶体管的漏极；所述第七十三薄膜晶体管的栅极连接所述第五十一薄膜晶体管的漏极，所述第七十三薄膜晶体管的源极连接所述第三恒压高电平源；所述第七十四薄膜晶体管的栅极连接所述第十一薄膜晶体管的漏极，所述第七十四薄膜晶体管的源极连接所述第二恒压低电平源，所述第七十四薄膜晶体管的漏极连接所述第五十四薄膜晶体管的源极；所述第八十一薄膜晶体管的栅极连接所述第十一薄膜晶体管的漏极，所述第八十一薄膜晶体管的源极连接所述第三恒压高电平源；所述第八十二薄膜晶体管的栅极连接所述第三十二薄膜晶体管的栅极，所述第八十二薄膜晶体管的源极连接所述第二恒压低电平源，所述第八十二薄膜晶体管的漏极连接所述第八十一薄膜晶体管的漏极。在本专利技术的GOA电路中，所述第一恒压低电平源与所述第二恒压低电平源的电平值为-5～-8V。在本专利技术的GOA电路中，所述第一恒压高电平源、所述第二恒压高电平源及所述第三恒压高电平源的电平值为20～30V。在本专利技术的GOA电路中，所述自举电容的一端连接所述上拉控制模块的输出端，另一端连接所述本级的扫描信号。依据本专利技术的上述目的，提出一种液晶显示面板，包括以上的GOA电路。本专利技术的有益效果为：相较于现有的GOA电路及液晶显示面板，本专利技术的GOA电路及液晶显示面板通过在下拉控制模块中设置了电压补偿子模块，可以抑制因薄膜晶体管长时间工作，使得其阈值电压往负值移动，进而不会使得扫描信号输出异常，影响显示；解决了现有的GOA电路及液晶显示面板因薄膜晶体管的阈值电压往负值移动导致扫描信号充电不足，进而造成扫描信号输出异常，影响显示的技术问题。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括：上拉控制模块，用于接收上一级的扫描信号生成本级的扫描电平信号；上拉模块，用于根据所述本级的扫描电平信号以及本级的时钟信号拉升所述本级的扫描信号；下拉模块，用于根据下一级的扫描信号拉低所述本级的扫描电平信号；下传模块，用于根据所述本级的扫描电平信号以及本级的时钟信号生成本级的级传信号；下拉维持模块，用于维持所述本级的扫描电平信号的低电平；自举电容，用于生成所述本级的扫描信号的高电平；以及第一恒压低电平源，用于提供第一恒压低电平；第二恒压低电平源，用于提供第二恒压低电平；其中所述上拉控制模块分别与所述上拉模块、所述下拉模块、所述下传模块、所述下拉维持模块以及所述自举电容电性连接；所述下拉模块与所述上拉模块电性连接；所述下拉模块与所述第二恒压低电平源电性连接；所述下拉维持模块分别与所述第一恒压低电平源、所述第二恒压低电平源电性连接。

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：上拉控制模块，用于接收上一级的扫描信号生成本级的扫描电平信号；上拉模块，用于根据所述本级的扫描电平信号以及本级的时钟信号拉升所述本级的扫描信号；下拉模块，用于根据下一级的扫描信号拉低所述本级的扫描电平信号；下传模块，用于根据所述本级的扫描电平信号以及本级的时钟信号生成本级的级传信号；下拉维持模块，用于维持所述本级的扫描电平信号的低电平；自举电容，用于生成所述本级的扫描信号的高电平；以及第一恒压低电平源，用于提供第一恒压低电平；第二恒压低电平源，用于提供第二恒压低电平；其中所述上拉控制模块分别与所述上拉模块、所述下拉模块、所述下传模块、所述下拉维持模块以及所述自举电容电性连接；所述下拉模块与所述上拉模块电性连接；所述下拉模块与所述第二恒压低电平源电性连接；所述下拉维持模块分别与所述第一恒压低电平源、所述第二恒压低电平源电性连接。2.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第四十一薄膜晶体管及连接所述第四十一薄膜晶体管的电压补偿子模块，所述电压补偿子模块包括第一薄膜晶体管、第四十薄膜晶体管以及第一恒压高电平源；所述第一薄膜晶体管的栅极连接本级的级传信号的输出端，所述第一薄膜晶体管的源极连接所述第一恒压高电平源，所述第一薄膜晶体管的漏极连接所述第四十薄膜晶体管的漏极；所述第四十薄膜晶体管的栅极与源极均连接所述上拉控制模块的输出端；所述第四十一薄膜晶体管的栅极连接下一级的扫描信号，所述第四十一薄膜晶体管的源极连接所述第二恒压低电平源，所述第四十一薄膜晶体管的漏极连接所述第四十薄膜晶体管的漏极。3.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第十一薄膜晶体管与第二恒压高电平源；所述第十一薄膜晶体管的栅极连接所述第二恒压高电平源，所述第十一薄膜晶体管的源极连接所述上一级的扫描信号，所述第十一薄膜晶体管的漏极连接所述上拉控制模块的输出端。4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括包括第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极连接所述上拉控制模块的输出端，所述第二十一薄膜晶体管的源极连接所述本级的时钟信号，所述第二十一薄膜晶体管的漏极连接所述本级的扫描信号。5.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极连接所述上拉控制模块的输出端，所述第二十二薄膜晶体管的源极连接所述本级的时钟信号，所述第二十二薄膜晶体管的漏极连接所述本级的级传信号。6.根据权利要求3所述的GOA电路，其特...

【专利技术属性】
技术研发人员：石龙强，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44