本公开涉及一种存储器系统，该存储器系统包括存储器装置和控制器。该存储器装置包括分别存储多个数据段的多个非易失性存储器组，每个数据段对应于码字。该控制器被配置为：当多个数据段之中的第一数据段中包含错误时，执行硬判决解码以校正错误；当硬判决解码失败时，确定多个数据段之中的与第一数据段相关联的其他数据段是否可读；并且当其他数据段可读时，基于第一数据段和其他数据段来执行芯片猎杀解码。杀解码。杀解码。
【技术实现步骤摘要】
用于修复存储器系统中数据错误的设备和方法
[0001]相关申请的交叉引用
[0002]本专利申请要求于2020年3月31日提交的申请号为10
‑
2020
‑
0038757的韩国专利申请的优先权，其全部公开内容通过引用并入本文。
[0003]本公开的实施例涉及一种存储器系统，并且更特别地，涉及一种用于校正存储器系统中发生的数据错误的设备和方法。
技术介绍
[0004]近来，计算环境的范例已经转变为使得几乎可以随时随地访问计算机系统的普适计算。因此，诸如移动电话、数码相机、笔记本电脑等的便携式电子装置的使用正在迅速增加。这种便携式电子装置通常使用或包括使用或嵌入至少一个存储器装置的存储器系统。该存储器系统可以包括数据存储装置。数据存储装置可以用作便携式电子装置的主存储装置或辅助存储装置。
[0005]与硬盘不同，使用非易失性半导体存储器装置的数据存储装置的优点在于，由于其不具有机械驱动部件(例如，机械臂)而具有优异的稳定性和耐久性，并且具有高数据访问速度和低功耗。在具有这种优点的存储器系统的情况下，示例性数据存储装置包括USB(通用串行总线)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
技术实现思路
[0006]本公开的实施例可以提供一种数据处理系统和用于操作该数据处理系统的方法，该数据处理系统包括诸如存储器系统和主机的组件和资源，并且能够基于组件和资源的使用动态地分配用于组件之间的数据通信的多个数据路径。
[0007]本公开的实施例可以提供一种设备，该设备被配置为：当从存储器系统中的非易失性存储器装置输出的数据中包含错误时，在对包含错误的数据执行错误修复或恢复操作的同时，并行地读取相邻页面中存储的其他数据，以便准备或执行芯片猎杀解码以校正多位错误。该存储器系统及其操作方法可以减少由于错误修复或恢复操作而在数据输入/输出操作期间延迟的增加。
[0008]通过在存储器系统中执行的该操作，可以并行地执行用于修复错误的多种手段、算法或方法，从而与以预定顺序顺序地执行所有手段、算法或方法的情况相比，减少了资源消耗并且提高了错误修复效率。此外，实施例可以提供一种存储器系统的方法或设备，其可以提高存储器系统的错误修复效率以及存储器系统的数据输入/输出性能、操作可靠性或操作稳定性。
[0009]在实施例中，一种存储器系统可以包括：存储器装置，包括分别存储多个数据段的多个非易失性存储器组，每个数据段对应于码字；以及控制器，被配置为：当多个数据段之中的第一数据段中包含错误时，执行硬判决解码以校正错误；当硬判决解码失败时，确定多
个数据段之中的与第一数据段相关联的其他数据段是否可读；并且当其他数据段可读时，基于第一数据段和其他数据段来执行芯片猎杀解码。
[0010]控制器可以被配置为：当其他数据段可读时，对第一数据段并行地执行芯片猎杀解码和附加的硬判决解码或软判决解码。
[0011]控制器可以被配置为：当其他数据段可读时，在执行芯片猎杀解码之前跳过对第一数据段执行软判决解码。
[0012]控制器可以被配置为：当其他数据段包含错误时，对其他数据段执行硬判决解码。对其他数据段执行的硬判决解码的最大次数可以小于对第一数据段执行的硬判决解码的次数。
[0013]控制器可以被配置为执行预设次数的硬判决解码。当执行了预设次数硬判决解码之后，错误无法被校正时，硬判决解码最终失败。
[0014]控制器可以被配置为：当在对第一数据段的第一硬判决解码失败之后开始对第一数据段的第二硬判决解码时，确定其他数据段是否可读。
[0015]控制器可以被配置为以交错方式执行用于读取其他数据段的读取操作。读取操作和对第一数据段的硬判决解码可以并行地执行。
[0016]控制器可以被配置为：当硬判决解码成功时，停止芯片猎杀解码。
[0017]控制器可以被配置为：存储硬判决解码的结果，并且在校正其他数据段中包含的错误的同时基于硬判决解码的结果来调整读取电压。
[0018]在另一实施例中，一种用于操作存储器系统的方法，该存储器系统包括：存储器装置，包括分别存储多个数据段的多个非易失性存储器组，每个数据段对应于码字；以及控制器，被配置为控制存储器装置，该方法可以包括：确定多个数据段之中的第一数据段是否包含错误；当第一数据段中包含错误时，执行硬判决解码以校正该错误；当硬判决解码失败时，确定多个数据段之中的与第一数据段相关联的其他数据段是否可读；并且当其他数据段可读时，基于第一数据段和其他数据段执行芯片猎杀解码。
[0019]该方法可以进一步包括：当其他数据段可读时，对第一数据段并行地执行芯片猎杀解码和附加的硬判决解码或软判决解码。
[0020]该方法可以进一步包括：当其他数据段可读时，在执行芯片猎杀解码之前跳过对第一数据段的软判决解码。
[0021]该方法可以进一步包括：当其他数据段包含错误时，对其他数据段执行硬判决解码。对其他数据段执行的硬判决解码的最大次数可以小于对第一数据段执行的硬判决解码的次数。
[0022]该方法可以进一步包括执行预设次数的硬判决解码。当在对第一数据段执行了预设次数的硬判决解码之后错误无法被校正时，硬判决解码最终失败。
[0023]确定其他数据段是否可读可以包括：当在对第一数据段的第一硬判决解码失败之后开始对第一数据段的第二硬判决解码时，确定其他数据段是否可读。
[0024]该方法可以进一步包括以交错方式执行用于读取其他数据段的读取操作，其中读取操作和对第一数据段的硬判决解码并行地执行。
[0025]该方法可以进一步包括：当硬判决解码成功时，停止芯片猎杀解码。
[0026]该方法可以进一步包括：存储硬判决解码的结果；并且在修复其他数据段中包含
的错误的同时，基于硬判决解码的结果来调整读取电压。
[0027]在另一实施例中，一种计算机程序产品，该计算机程序产品有形地存储在非暂时性计算机可读介质上，该计算机程序产品包括使多核处理器装置执行以下操作的指令：读取多个数据段之中的第一数据段；确定第一数据段是否包含错误；当第一数据段中包含错误时，执行硬判决解码以校正错误；当硬判决解码失败时，确定多个数据段之中的与第一数据段相关联的其他数据段是否可读；并且当其他数据段可读时，基于第一数据段和其他数据段来执行芯片猎杀解码，其中该多核处理器装置包括多个处理器内核，该多个处理器内核中的若干个各自包括处理器和电路，该电路被配置为将该处理器联接到存储器装置，该存储器装置包括多个非易失性存储器组，该多个非易失性存储器组分别存储多个数据段。
[0028]当其他数据段可读时，可以对第一数据段并行地执行芯片猎杀解码和附加的硬判决解码或软判决解码。
附图说明
[0029]本文参照附图进行描述，其中在所有附图中，相同的附图标记指代相同的部件。
[0030]图1示出根据本公开的实施例的存储器系统。
[0031]图2示出根本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器系统，包括：存储器装置，包括分别存储多个数据段的多个非易失性存储器组，每个数据段对应于码字；以及控制器，在所述多个数据段之中的第一数据段中包含错误时，执行硬判决解码以校正错误，当所述硬判决解码失败时，确定所述多个数据段之中的与所述第一数据段相关联的其他数据段是否可读，并且当所述其他数据段可读时，基于所述第一数据段和所述其他数据段来执行芯片猎杀解码。2.根据权利要求1所述的存储器系统，其中所述控制器：当所述其他数据段可读时，对所述第一数据段并行地执行所述芯片猎杀解码和附加的硬判决解码或软判决解码。3.根据权利要求1所述的存储器系统，其中所述控制器进一步：当所述其他数据段可读时，在执行所述芯片猎杀解码之前跳过对所述第一数据段执行软判决解码。4.根据权利要求1所述的存储器系统，其中所述控制器：当所述其他数据段包含错误时，对所述其他数据段执行硬判决解码，其中对所述其他数据段执行的硬判决解码的最大次数小于对所述第一数据段执行的硬判决解码的次数。5.根据权利要求1所述的存储器系统，其中所述控制器执行预设次数的所述硬判决解码，其中当执行了预设次数的所述硬判决解码之后，错误未被校正时，所述硬判决解码最终失败。6.根据权利要求5所述的存储器系统，其中所述控制器：当在对所述第一数据段的第一硬判决解码失败之后开始对所述第一数据段的第二硬判决解码时，确定所述其他数据段是否可读。7.根据权利要求6所述的存储器系统，其中所述控制器以交错方式执行读取所述其他数据段的读取操作，其中所述读取操作和对所述第一数据段的所述硬判决解码并行地执行。8.根据权利要求1所述的存储器系统，其中所述控制器：当所述硬判决解码成功时，停止所述芯片猎杀解码。9.根据权利要求1所述的存储器系统，其中所述控制器：存储所述硬判决解码的结果，并且在校正所述其他数据段中包含的错误的同时基于所述硬判决解码的结果来调整读取电压。10.一种操作存储器系统的方法，所述存储器系统包括存储器装置以及控制器，所述存储器装置包括分别存储多个数据段的多个非易失性存储器组，每个数据段对应于码字，并且所述控制器控制所述存储器装置，所述方法包括：确定所述多个数据段之中的第一数据段是否包含错误；当所述第一数据段中包含错误时，执行硬判决解码以校正该错误；当所述硬判决解码失败时，确定所述多个数据段之中的与所述第一数据段相关联的其他数据段是否可读；并且当所述其他数据段可读时，基于所述第一数据段和所述其他数据段执行芯片猎杀解码。...
【专利技术属性】
技术研发人员：金大成，池承九，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。