一种芯片封装体和电子装置制造方法及图纸

本申请公开了一种芯片封装体和电子装置，其中，该芯片封装体包括：图案化的金属基材板，其中，金属基材板上设置有凹槽，该凹槽的深度小于金属基材板的厚度；芯片，设置在凹槽中；第一绝缘层，覆盖在芯片和金属基材板上，其中，第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。通过上述方式，本申请中的芯片封装体能够实现芯片的双面散热，且结构较为简单，电气路径和散热路径短，具有优异的低阻特性和散热效果，能够实现芯片封装体的小型化和轻薄化。化和轻薄化。化和轻薄化。

【技术实现步骤摘要】
一种芯片封装体和电子装置


[0001]本申请涉及芯片封装
，尤其是涉及一种芯片封装体和电子装置。

技术介绍

[0002]近年来随着Mosfet(Metal Oxide Semiconductor Field EffectTransistor，金属
‑
氧化物半导体场效应晶体管，简称金氧半场效晶体管)、 IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)功率模块几乎被应用于所有的功率工业产品中，相应的功率器件也朝着高性能、快速度、小体积及多芯片连接封装的方向稳步发展。
[0003]然而，传统的wire bonding(半导体键合金线)及双面铜互联工艺及制程方法却渐渐地难以满足功率器件为实现高性能、快速度、小体积、多芯片连接封装及模块化的要求。功率半导体封装工艺需要向更加优异的PLFO(Pane level Fan out，片状等级散出封装技术)工艺封装方式的方向发展。

技术实现思路

[0004]本申请提供了一种芯片封装体和电子装置，以解决现有技术中的芯片封装体无法实现小型化、轻薄化以及优异的电气和散热特性的技术效果的问题。
[0005]为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体，其中，该芯片封装体包括：图案化的金属基材板，其中，金属基材板上设置有凹槽，凹槽的深度小于金属基材板的厚度；芯片，设置在凹槽中；第一绝缘层，覆盖在芯片和金属基材板上，其中，第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。
[0006]其中，第一绝缘层与第一导电层重叠的部分之间还设置有图案化的第二导电层，芯片藉由第一导电层连接至第二导电层和金属基材板。
[0007]其中，金属基材板与芯片重叠的部分之间还设置有第三导电层，芯片通过第三导电层与金属基材板贴合。
[0008]其中，芯片封装体还包括有导电金属层，导电金属层设置在金属基材板远离第一绝缘层的表面上。
[0009]其中，芯片封装体还包括有第二绝缘层，第二绝缘层覆盖在第一导电层和部分裸露的第一绝缘层上。
[0010]其中，第二绝缘层的导热系数大于第一绝缘层的导热系数。
[0011]其中，芯片的底面积小于凹槽的底面积。
[0012]其中，通孔面向金属基材板一侧的表面积小于远离金属基材板一侧的表面积。
[0013]为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电子装置，其中，该电子装置包括如上任一项所述的芯片封装体。
[0014]本申请的有益效果是：区别于现有技术的情况，本申请中的芯片封装体包括：图案化的金属基材板，其中，金属基材板上设置有凹槽，该凹槽的深度小于金属基材板的厚度；
芯片，设置在凹槽中；第一绝缘层，覆盖在芯片和金属基材板上，其中，第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。通过上述方式，本申请的芯片封装体中的芯片能够通过图案化的金属基材板，以及设置于绝缘层通孔内的具有更大散热面积的图案化的导电层进行散热，从而使该芯片能够实现双面散热，并使得相应的芯片封装体的结构更为简单，电气路径和散热路径更短，从而具有优异的低阻特性和散热效果，并能够实现芯片封装体的小型化和轻薄化。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
[0016]图1是本申请芯片封装体第一实施例的结构示意图；
[0017]图2是本申请芯片封装体第二实施例的结构示意图；
[0018]图3是本申请芯片封装体第三实施例的结构示意图；
[0019]图4是本申请芯片封装体第四实施例的结构示意图；
[0020]图5是本申请芯片封装体第五实施例的结构示意图；
[0021]图6是本申请芯片封装体第六实施例的结构示意图；
[0022]图7是本申请电子装置一实施例的结构示意图。
具体实施方式
[0023]为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。
[0024]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0025]请参阅图1，图1是本申请芯片封装体第一实施例的结构示意图。
[0026]在本实施例中，芯片封装体包括图案化的金属基材板10、芯片20、第一绝缘层30以及图案化的第一导电层40。其中，金属基材板10上设置有凹槽，且该凹槽的深度小于金属基材板10的厚度，可理解的是，该凹槽的深度可以是金属基材板10厚度的一半或三分之一或四分之一等多种可能设定中的一种。而芯片20设置于该凹槽中，第一绝缘层30 覆盖在芯片20和金属基材板10上，且第一绝缘层30中设置有通孔以裸露出部分的金属基材板10和芯片20，进一步地，在该通孔中以及第一绝缘层30上又覆盖设置有第一导电层40，以使得芯片20能够藉由第一导电层40与金属基材板10实现电连接，并最终构成芯片封装体的引脚，从而使芯片封装体具有较短的电气路径和散热路径，并具有优异的低阻特性和散热效果。
[0027]其中，第一绝缘层30中的该通孔的数量包括至少两个，其中至少一个通孔设置在芯片20的上方，至少另一个通孔对应设置在金属基板 10上，且至少两个通孔之间通过覆盖
设置于每一通孔内部的第一导电层 40相互实现电连接。而对应于至少两个通孔下方的金属基材板10的部分结构可作为该芯片封装体的封装引脚，以与外部器件或其他芯片实现电连接。
[0028]其中，金属基材板10和第一导电层40的图案化是为了与芯片20 所要实现的逻辑电路相适应而做出的对应设定，而不同的芯片引脚对应不同的图案化电气路径，该图案化可以通过化学刻蚀或离子刻蚀的方法完成。
[0029]可选地，金属基材板10的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层30所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，而第一导电层40的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，以使得芯片封装体中的芯片20能够通过金属基材板10以及通孔中的第一导电层40实现双面散热，从而具有更优秀的散热特性。
[0030]可选地，芯片2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装体，其特征在于，所述芯片封装体包括：图案化的金属基材板，其中，所述金属基材板上设置有凹槽，所述凹槽的深度小于所述金属基材板的厚度；芯片，设置在所述凹槽中；第一绝缘层，覆盖在所述芯片和所述金属基材板上，其中，所述第一绝缘层中设置有通孔以裸露出部分的所述金属基材板和所述芯片；图案化的第一导电层，设置在所述第一绝缘层上和所述通孔内，以使所述芯片藉由所述第一导电层而连接至所述金属基材板。2.根据权利要求1所述的芯片封装体，其特征在于，所述第一绝缘层与所述第一导电层重叠的部分之间还设置有图案化的第二导电层，所述芯片藉由所述第一导电层连接至所述第二导电层和所述金属基材板。3.根据权利要求1所述的芯片封装体，其特征在于，所述金属基材板与所述芯片重叠的部分之间还设置有第三导电层，所述芯片通过所述第三导电层与所述金属基...

【专利技术属性】
技术研发人员：霍佳仁，宋关强，江京，刘建辉，
申请(专利权)人：天芯互联科技有限公司，
类型：新型
国别省市：