场效晶体管、半导体器件及其制造方法技术

一种半导体器件包括晶体管及铁电隧道结。铁电隧道结连接到晶体管的漏极接触件。铁电隧道结包括第一电极、第二电极、结晶氧化物层及铁电层。第二电极设置在第一电极之上。结晶氧化物层与铁电层彼此直接接触地设置在第一电极与第二电极的中间。结晶氧化物层包含结晶氧化物材料。铁电层包含铁电材料。铁电层包含铁电材料。铁电层包含铁电材料。

【技术实现步骤摘要】
场效晶体管、半导体器件及其制造方法


[0001]本公开实施例是涉及场效晶体管、半导体器件及其制造方法。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)行业已经历快速增长。IC材料及设计的技术进步已产生几代IC，其中每一代具有比前一代更小且更复杂的电路。在IC演进的过程中，功能密度(即，每芯片面积的内连器件的数目)一般会增大，同时几何大小(即，可使用制作工艺形成的最小组件或线)已减小。此种按比例缩小工艺一般通过提高生产效率及降低相关联成本来提供益处。

技术实现思路

[0003]根据本公开的一些实施例，一种半导体器件包括晶体管及铁电隧道结。所述铁电隧道结连接到所述晶体管的漏极接触件。所述铁电隧道结包括第一电极、第二电极、结晶氧化物层及铁电层。所述第二电极设置在所述第一电极之上。所述结晶氧化物层与所述铁电层彼此直接接触地设置在所述第一电极与所述第二电极的中间。所述结晶氧化物层包含结晶氧化物材料。所述铁电层包含铁电材料。
[0004]根据本公开的一些实施例，一种场效晶体管包括源极区、漏极区、沟道区及栅极结构。所述沟道区设置在所述源极区与所述漏极区之间。所述栅极结构设置在所述沟道区上。所述栅极结构包括依序堆叠在所述沟道区上的晶体氧化物层、铁电层及栅极金属层。所述晶体氧化物层包含具有结晶结构的氧化物。具有结晶结构的所述氧化物包括选自氧化镁、氧化铝及氧化钽中的至少一种。所述铁电层包含铁电材料。所述铁电材料直接设置在具有所述结晶结构的所述氧化物上。
[0005]根据本公开的一些实施例，一种半导体器件的制造方法包括以下步骤。在内连结构的导电图案上形成底部金属层。在所述底部金属层上形成结晶氧化物毯覆层及铁电毯覆层。所述结晶氧化物毯覆层包含具有结晶结构的氧化物。所述铁电毯覆层在实体上接触所述结晶氧化物毯覆层。所述结晶氧化物毯覆层的具有所述结晶结构的所述氧化物充当所述铁电毯覆层的铁电材料的模板。在所述结晶氧化物毯覆层及所述铁电毯覆层之上形成顶部金属层。将堆叠的所述底部金属层、所述结晶氧化物毯覆层、所述铁电毯覆层及所述顶部金属层图案化，以分别形成铁电隧道结的底部电极、结晶氧化物层、铁电层及顶部电极。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1A到图1G是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性剖视图。
[0008]图1H到图1J是根据本公开一些实施例的氧化镁晶格的不同取向的示意图。
[0009]图2A到图2I是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性剖视图。
[0010]图3A到图3G是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性剖视图。
[0011]图4A到图4G是根据本公开一些实施例的分层结构(layered structure)的示意性剖视图。
具体实施方式
[0012]以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
[0013]此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0014]可通过任何合适的方法图案化出鳍。举例来说，可使用一个或多个光刻工艺(photolithography process)(包括双重图案化(double
‑
patterning)工艺或多重图案化(multi
‑
patterning)工艺)来图案化出鳍。一般来说，双重图案化工艺或多重图案化工艺将光刻工艺与自对准工艺进行组合，使得图案能够被形成为具有例如比能够使用单一直接光刻工艺而以其他方式获得的图案小的节距。举例来说，在一个实施例中，在衬底之上形成牺牲层且使用光刻工艺将牺牲层图案化。使用自对准工艺在图案化牺牲层旁边形成间隔件。接着移除牺牲层，且接着可使用余留的间隔件图案化出鳍。
[0015]图1A到图1G是示出根据本公开一些实施例的在半导体器件100的制造工艺期间产生的结构的示意性剖视图。参照图1A，提供半导体衬底102。在一些实施例中，半导体衬底102包含一种或多种半导体材料，所述一种或多种半导体材料可为元素半导体材料、化合物半导体材料或半导体合金。举例来说，元素半导体可包括Si或Ge。化合物半导体材料及半导体合金可分别包括SiGe、SiC、SiGeC、III
‑
V族半导体材料、II
‑
VI族半导体材料或半导体氧化物材料。举例来说，半导体氧化物材料可为三元半导体氧化物或更高元(例如，四元等)半导体氧化物中的一种或多种，例如氧化铟镓锌(indium gallium zinc oxide，IGZO)、氧化铟锌(indium zinc oxide，IZO)或氧化铟锡(indium tin oxide，ITO)。在一些实施例中，半导体衬底102可为绝缘体上半导体，包括设置在一对半导体层(例如，硅层)之间的介电材料的至少一层(例如，氧化物层)。依据电路要求(例如，p型半导体衬底或n型半导体衬底)而
定，半导体衬底102可包括各种掺杂区(例如，源极区及漏极区104、106)。在一些实施例中，掺杂区可掺杂有p型掺杂剂或n型掺杂剂。举例来说，掺杂区可掺杂有：p型掺杂剂，例如硼或BF2；n型掺杂剂，例如磷或砷；和/或其组合。掺杂区可被配置用于n型场效晶体管，或者作为另外一种选择被配置用于p型场效晶体管。在一些实施例中，掺杂区可用作稍后形成的晶体管的源极区及漏极区。在一些实施例中，成对的源极区及漏极区104、106可通过半导体材料的沟道区108隔开。在一些实施例中，就衬底材料的化学性质(chemical identity)和/或掺杂剂浓度而言，源极区及漏极区104、106的材料可不同于沟道区108的材料。在一些实施例中，可在半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：晶体管，以及铁电隧道结，连接到所述晶体管的漏极接触件，其中所述铁电隧道结包括：第一电极；第二电极，设置在所述第一电极之上；以及结晶氧化物层与铁电层，彼此直接接触地设置在所述第一电极与所述第二电极的中间，其中所述结晶氧化物层包含结晶氧化物材料，且所述铁电层包含铁电材料。2.根据权利要求1所述的半导体器件，其中所述结晶氧化物材料是选自氧化镁、氧化铝及氧化钽中的至少一种氧化物。3.根据权利要求1所述的半导体器件，其中所述结晶氧化物层直接接触所述第一电极。4.根据权利要求1所述的半导体器件，还包括另一结晶氧化物层，其中所述铁电层设置在所述结晶氧化物层与所述另一结晶氧化物层的中间且直接接触所述结晶氧化物层及所述另一结晶氧化物层，并且所述另一结晶氧化物层在一侧上直接接触所述第二电极且在相对的侧上直接接触所述铁电层。5.根据权利要求4所述的半导体器件，其中所述结晶氧化物层与所述另一结晶氧化物层包含相同的结晶氧化物材料。6.根据权利要求1所述的半导体器件，其中所述结晶氧化物层是多个结晶氧化物层中的一者，所述铁电层是多个铁电层中的一者，且所述结晶氧化物层与所述铁电层交替地堆叠在所述第一电极与所述第二电极的中间。7.根据权利要求6所述的半导体器件，其中所述多个铁电层中的每一铁电层直接接触所述多个结晶氧化物...

【专利技术属性】
技术研发人员：马礼修，贾汉中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：