半导体器件制造技术

一种半导体器件包括：第一衬底；电路器件，设置在第一衬底上；第一互连结构，电连接到电路器件；第二衬底，设置在第一互连结构的上部上；栅电极，彼此间隔开并且在与第二衬底的上表面垂直的方向上堆叠在第二衬底上；以及沟道结构，穿透栅电极，垂直于第二衬底延伸并且包括沟道层。该半导体器件还包括接地互连结构，该接地互连结构连接第一衬底和第二衬底，并且包括与第二衬底一体并且从第二衬底的下表面朝向第一衬底延伸的上通孔。朝向第一衬底延伸的上通孔。朝向第一衬底延伸的上通孔。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月13日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0031455的优先权，其公开内容通过引用整体并入本文中。

技术介绍

[0003]本专利技术构思的示例实施例涉及一种半导体器件。
[0004]已要求半导体器件具有减小的体积并处理高容量数据。因此，可能有必要增加构成这种半导体器件的半导体元件的集成密度。因此，作为用于改进半导体器件的集成密度的一种方法，已经提出了具有竖直晶体管结构而不是平面晶体管结构的半导体器件。

技术实现思路

[0005]本专利技术构思的示例实施例是提供一种具有改进的可靠性的半导体器件。
[0006]根据示例实施例，一种半导体器件，包括：外围电路区域，包括第一衬底、设置在第一衬底上的电路器件，以及电连接到电路器件的第一互连结构；存储器单元区域，包括设置在第一衬底的上部上并且具有第一区域和第二区域的第二衬底、栅电极、与栅电极交替堆叠的层间绝缘层、沟道结构以及第二互连结构，该栅电极彼此间隔开并且在与第二衬底的上表面垂直的第一方向上堆叠在第一区域中，并且该栅电极在第二区域中延伸同时在与第一方向垂直的第二方向上具有阶梯形式，该沟道结构穿透栅电极，垂直于第二衬底延伸并且包括沟道层，该第二互连结构电连接到栅电极和沟道结构；以及第三互连结构，连接第一衬底和第二衬底，该第三互连结构包括从第二衬底延伸并且包括与第二衬底的材料相同的材料的上通孔、以及连接到上通孔的下部并且具有与第一互连结构相对应的结构的下互连结构。
[0007]根据示例实施例，一种半导体器件，包括：第一衬底；电路器件，设置在第一衬底上；第一互连结构，电连接到电路器件；第二衬底，设置在第一互连结构的上部上；栅电极，彼此间隔开并且在与第二衬底的上表面垂直的方向上堆叠在第二衬底上；沟道结构，穿透栅电极，垂直于第二衬底延伸并且包括沟道层；以及接地互连结构，连接第一衬底和第二衬底，并且包括上通孔，该上通孔与第二衬底一体并且从第二衬底的下表面朝向第一衬底延伸。
[0008]根据示例实施例，一种半导体器件，包括：第一区域，包括第一衬底、设置在第一衬底上的电路器件以及电连接到电路器件的第一互连结构；第二区域，包括设置在第一衬底的上部上并且包括半导体材料的第二衬底、彼此间隔开并且在与第二衬底的上表面垂直的方向上堆叠在第二衬底上的栅电极、沟道结构以及电连接到栅电极和沟道结构的第二互连结构、该沟道结构穿透栅电极，垂直于第二衬底延伸并且包括沟道层；以及第三互连结构，连接第一衬底和第二衬底，并且该第三互连结构包括与第二衬底一体的上通孔、以及连接到上通孔的金属结构。
附图说明
[0009]根据结合附图的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
[0010]图1A和图1B是根据示例实施例的半导体器件的示意性截面图；
[0011]图2A和图2B是根据示例实施例的半导体器件的一部分的放大图；
[0012]图3A至图3C是示出了根据示例实施例的半导体器件的一部分的放大图；
[0013]图4至图6是根据示例实施例的半导体器件的示意性截面图；
[0014]图7A和图7B是根据示例实施例的半导体器件的示意性截面图；
[0015]图8是根据示例实施例的半导体器件的示意性截面图；以及
[0016]图9A至图9H是示出了根据示例实施例的制造半导体器件的方法的示意性截面图。
具体实施方式
[0017]在下文中，将参考附图如下描述本公开的实施例。
[0018]图1A和图1B是根据示例实施例的半导体器件的示意性截面图。
[0019]图2A和图2B是根据示例实施例的半导体器件的一部分的放大图。图2A和2B分别示出了图1A中示出的区域“D”和区域“E”。
[0020]参考图1A至图2B，半导体器件100可以包括：外围电路区域PERI，包括第一衬底201；存储器单元区域CELL，包括第二衬底101；直通互连区域TR，包括第一通道孔165，该第一通道孔165将外围电路区域PERI电连接到存储器单元区域CELL；以及接地互连结构GI，连接第一衬底201和第二衬底101。存储器单元区域CELL可以设置在外围电路区域PERI上。备选地，在示例实施例中，存储器单元区域CELL也可以设置在外围电路区域PERI之下。直通互连区域TR可以设置为从存储器单元区域CELL延伸到外围电路区域PERI。接地互连结构GI可以设置为从存储器单元区域CELL的下区域延伸到外围电路区域PERI。
[0021]外围电路区域PERI可以包括第一衬底201、源/漏区205和设置在第一衬底201中的器件隔离层210、设置在第一衬底201上的电路器件220、外围区域绝缘层290、下保护层295、以及第一互连结构L1。
[0022]第一衬底201可以具有在X方向和Y方向上延伸的上表面。有源区可以由第一衬底201上的器件隔离层210来限定。包括杂质的源/极区205可以设置在有源区的一部分中。第一衬底201可以包括半导体材料，例如IV族半导体、III
‑
V族化合物半导体或II
‑
VI族化合物半导体。第一衬底201还可以被提供为体晶片或外延层。
[0023]电路器件220可以包括平面晶体管。每个电路器件220可以包括电路栅极介电层222、间隔物层224和电路栅电极225。源/漏区205可以设置在电路栅电极225的两侧上的第一衬底201中。
[0024]外围区域绝缘层290可以设置在第一衬底201上的电路器件220上。外围区域绝缘层290可以包括第一外围区域绝缘层292和第二外围区域绝缘层294，并且第一外围区域绝缘层292和第二外围区域绝缘层294中的每一个还可以包括多个绝缘层。外围区域绝缘层290可以由绝缘材料形成。
[0025]下保护层295可以设置在第一外围区域绝缘层292与第二外围区域绝缘层294之间的第三下互连线286的上表面上。在示例实施例中，下保护层295还可以设置在第一下互连
线282和第二下互连线284的上表面上。下保护层295可以是用于防止由设置在下保护层295的下部上的下互连线280的金属材料引起的污染的层。下保护层295可以由与外围区域绝缘层290的材料不同的材料形成。例如，下保护层295可以包括例如氮化硅。
[0026]第一互连结构LI可以是电连接到电路器件220和源/漏区205的互连结构。第一互连结构LI可以包括均具有圆柱形状的下接触插塞270和均具有线形状的下互连线280。下接触插塞270可以包括第一至第三下接触插塞272、274和276。第一下接触插塞272可以设置在电路器件220和源/漏区205上，第二下接触插塞274可以设置在第一下互连线282上，并且第三下绝缘插塞276可以设置在第二下互连线284上。下互连线280可以包括第一至第三下互连线282、284和2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：外围电路区域，包括：第一衬底，电路器件，设置在所述第一衬底上，以及第一互连结构，电连接到所述电路器件；存储器单元区域，包括：第二衬底，设置在所述第一衬底的上部上，并且具有第一区域和第二区域，栅电极，彼此间隔开并且在与所述第二衬底的上表面垂直的第一方向上堆叠在所述第一区域中，并且所述栅电极在所述第二区域中延伸同时在与所述第一方向垂直的第二方向上具有阶梯形式，层间绝缘层，与所述栅电极交替堆叠，沟道结构，穿透所述栅电极，垂直于所述第二衬底延伸并且包括沟道层，以及第二互连结构，电连接到所述栅电极和所述沟道结构；以及第三互连结构，连接所述第一衬底和所述第二衬底，所述第三互连结构包括：上通孔，从所述第二衬底延伸并且包括与所述第二衬底的材料相同的材料，以及下互连结构，连接到所述上通孔的下部并且具有与所述第一互连结构相对应的结构。2.根据权利要求1所述的半导体器件，其中，所述上通孔包括半导体材料，并且所述下互连结构的与所述上通孔接触的区域包括金属材料。3.根据权利要求1所述的半导体器件，其中，所述第一互连结构和所述下互连结构各自包括接触插塞和设置在所述接触插塞上的互连线，以及其中，所述上通孔连接到所述下互连结构中包括的所述互连线。4.根据权利要求1所述的半导体器件，其中，所述上通孔包括：阻挡物层，覆盖通路孔的底表面；以及半导体层，设置在所述阻挡物层上，从所述第二衬底延伸并填充所述通路孔。5.根据权利要求4所述的半导体器件，其中，所述阻挡物层沿着所述通路孔的内侧壁从所述第二衬底的下表面延伸到所述通路孔的底表面。6.根据权利要求4所述的半导体器件，其中，所述阻挡物层覆盖所述通路孔的内侧壁和底表面，并被限制地设置在所述通路孔中。7.根据权利要求4所述的半导体器件，其中，所述阻挡物层由金属氮化物形成。8.根据权利要求1所述的半导体器件，其中，所述上通孔在所述第一方向上具有范围为约至约的高度。9.根据权利要求1所述的半导体器件，其中，所述上通孔具有范围为约200nm至约300nm的直径。10.根据权利要求1所述的半导体器件，其中，所述第二衬底在所述上表面上具有凹进部分，所述凹进部分在所述第一方向上与所述上通孔对准。11.根据权利要求1所述的半导体器件，其中，所述第三互连结构设置在所述栅电极的端部的外侧上。12.根据权利要求1所述的半导体器件，还包括：
至少一个水平导电层，在所述栅电极和...

【专利技术属性】
技术研发人员：权泰穆，金俊亨，吕次东，禹映范，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：