减小电路组件应力的装置和方法制造方法及图纸

本公开涉及减小电路组件应力的装置和方法。本公开涉及包括各种结构元件的集成电路，这些结构元件被设计成减少应变对电路的电子部件的影响。特别是，将沟槽和空腔的组合用于将集成电路与周围的基板机械隔离。沟槽可以形成为使得它们围绕集成电路，并且空腔可以形成在集成电路之下。这样，可以在形成平台的基板的一部分上形成集成电路。为了使平台不移动，可以将其系到周围的基板。通过包括这样的机械元件，减小集成电路的电特性的变化。减小集成电路的电特性的变化。减小集成电路的电特性的变化。

【技术实现步骤摘要】
减小电路组件应力的装置和方法


[0001]本申请涉及用于减小电路部件上的应力的装置和方法。

技术介绍

[0002]集成电路(“IC”)通常会由于构成IC封装的不同材料的物理性能差异而遭受机械应变。这些材料包括半导体材料、氧化物材料、金属和各种用于封装IC的塑料。这些材料具有不同的膨胀温度系数(“TCE”)、吸湿性和粘弹性、会随温度、湿度和时间的变化而对IC施加机械应变。
[0003]机械应变会导致IC内电路组件的电气特性发生变化。在制造过程中，可以进行校准，以尽量减少机械应变对电气特性的影响。但是，制造后，IC仍会因温度、湿度和时间而变化。此外，IC封装上的外力会影响IC的应变。例如，在IC测试期间，机械处理器可以将外力施加到IC上。
[0004]申请人的在先公开US2013/0292793提出在IC周围使用沟槽，以将IC与周围基板中的机械应变隔离开。然而，在本领域中需要改进的技术以最小化由于应变导致的IC封装内的电敏电路组件的电特性变化。

技术实现思路

[0005]本公开涉及包括各种结构元件的集成电路，这些结构元件被设计成减少应变对电路的电子部件的影响。特别是，将沟槽和空腔的组合用于将集成电路与周围的基板机械隔离。沟槽可以形成为使得它们围绕集成电路，并且空腔可以形成在集成电路之下。这样，可以在形成平台的基板的一部分上形成集成电路。为了使平台不移动，可以将其系绳固定到周围的基板上。通过包含这样的机械元件，可以最大程度地减少应力和应变向敏感电路的传递，并减少集成电路电气特性的变化。/>[0006]在第一方面，本公开提供集成电路，包括：集成电路管芯，具有一个或多个应力敏感电路组件，所述应力敏感电路组件在所述集成电路管芯的第一表面上或附近形成；在所述一个或多个应力敏感电路组件周围形成一个或多个沟槽；和在所述一个或多个应力敏感电路组件下面形成一个或多个空腔。
[0007]在第二方面，本公开提供一种制造集成电路的方法，该方法包括：提供集成电路管芯；在所述集成电路管芯的第一表面上或附近形成一个或多个应力敏感电路组件；在所述一个或多个组件附近形成一个或多个沟槽；在所述一个或多个应力敏感电路组件下面形成空腔。
[0008]在第三方面，本公开提供一种制造集成电路的方法，该方法包括：提供在其第一表面中形成有空腔的晶片；将集成电路管芯结合到第一表面；在所述集成电路管芯的第一表面中形成一个或多个沟槽；其中在所述一个或多个沟槽形成的区域内，在所述集成电路管芯的第一表面上或附近形成一个或多个应力敏感组件。
[0009]本公开的其他实施例和特征在所附权利要求中定义。
附图说明
[0010]现在将结合附图仅以示例的方式描述本公开，其中：
[0011]图1是根据本公开的实施例的集成电路的截面图；
[0012]图2A至2E是图1的集成电路的剖视图，示出了制造过程中的各个步骤。
[0013]图3是示出图2A至2E的制造过程的流程图。
[0014]图4是根据本公开实施例的集成电路的平面图。
[0015]图5是根据本公开实施例的集成电路的平面图。
[0016]图6是示出图5的集成电路所经受的应力的模拟；
[0017]图7是根据本公开实施例的集成电路的平面图。
[0018]图8A至图8F是根据本公开的另外的实施例的集成电路的平面图。
[0019]图9是根据本公开的实施例的集成电路的截面图。
[0020]图10是根据本公开实施例的集成电路的平面图。
[0021]图11A至11C是另一实施例的集成电路的截面图，示出了制造过程中的各个步骤。
[0022]图12是另一实施例中的集成电路的平面图，示出了各种导电迹线的布线。
[0023]图13是根据本公开的实施例的集成电路的横截面。
具体实施方式
[0024]本公开涉及用于减少集成电路所经受的机械应力的各种机构。集成电路通常使用硅晶片形成。通过用杂质掺杂半导体，在诸如硅的半导体层中形成有源电路组件，例如晶体管。可以使用在介电层中形成的金属化层(例如在硅上方形成的氧化硅)来形成与有源组件的连接。一些集成电路对外部影响敏感，例如温度和机械应力。当温度或机械应力变化时，此类电路的电气特性也会发生变化，对于给定的输入，这可能导致电路输出的变化。电子电路中普遍希望减少这种外部影响的影响。例如，对于某些电路(例如电压或电流参考)而言，输出与所需输出的差异不大是特别重要的。如果需要参考电压来提供一伏输出，则无论温度或机械应力如何，都希望输出始终为一伏。
[0025]有多种不同形式的机械应力可能会影响敏感电路的输出。例如，当从生产集成电路的硅晶片上切出单个集成电路时，切割过程会导致电路特性的变化。由于在切割过程中会发生变化，因此即使不是不可能，也很难校准一次电路。另外，管芯封装过程，印刷电路板安装过程，水分进入IC，温度变化或外部引起的机械应变都会导致管芯应力发生变化，从而影响集成电路的输出。
[0026]申请人先前已经认识到其中一些问题，如美国专利公开号No.US 2013/0292793A1。在本公开中，提出了提供穿过介电层和硅层的沟槽以将敏感集成电路与周围半导体中的应力隔离。尽管沟槽有助于减轻机械应力的影响，但申请人仍在进行进一步的改进以创建更好的机械隔离。特别地，本公开涉及在灵敏集成电路下方的空间中提供一个或多个空腔。可以通过以类似于在US 2013/0292793A1中描述的方式在敏感集成电路周围形成沟槽，然后使用该沟槽对集成电路下方的硅进行各向同性或各向异性蚀刻来产生腔。如将意识到的，代替围绕集成电路的单个沟槽，可以使用部分地围绕集成电路的一个或多个沟槽。通过选择性地在集成电路下各向同性地进行蚀刻，在其上形成集成电路的半导体部分有效地漂浮在剩余的硅上方，并通过一个或多个系绳耦合到硅。通过完全切除集成电路，
在集成电路和硅之间仅保留最少的系绳材料，可以显着改善与机械应力的隔离。现在将描述机械隔离的电路的各种示例及其制造方法。
[0027]可以在集成电路周围形成沟槽，从而在一侧或多侧上屏蔽沟槽以防止基板中的应变。例如，沟槽可以形成为在所有侧面上屏蔽集成电路，使得集成电路位于平台上。但是，可以在平台和周围基板之间形成系绳，以支撑平台，并提供沿其可以进行电连接的导管。
[0028]使用沟槽作为到达平台下方的点的路径，可以使用各向同性蚀刻在平台下方形成空腔。可以形成单个空腔，以完全底切平台。可替代地，可以形成多个空腔，这些空腔不完全底切平台。例如，可以在平台的下方并在平台的中央形成基座，以便为平台提供支撑。
[0029]通过利用沟槽和空腔的组合，可以实现机械应变隔离的显着改善。基座和系绳的使用为集成电路平台提供了足够的支撑，而系绳还为电导体提供了将电路耦合到外部连接的导管。
[0030]本公开特别适合与包括许多有源组件的有源电路一起使用，这些有源组件可能易于改变其特性。例如，有源电路可以包括利用双极结型晶体管，场效应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.集成电路，包括：集成电路管芯，具有一个或多个应力敏感电路，所述应力敏感电路包括在所述集成电路管芯的第一表面上或附近形成的有源电路组件；在所述一个或多个应力敏感电路周围形成一个或多个沟槽；和在所述一个或多个应力敏感电路下面形成一个或多个空腔。2.权利要求1所述的集成电路，其中所述一个或多个空腔物理上耦合到所述一个或多个沟槽。3.权利要求1所述的集成电路，其中所述一个或多个空腔在所述一个或多个沟槽下延伸。4.权利要求1所述的集成电路，其中所述一个或多个沟槽和所述一个或多个空腔被配置为形成电路平台，在所述集成电路管芯中，所述一个或多个应力敏感电路形成在所述电路平台上。5.权利要求4所述的集成电路，其中所述一个或多个沟槽和所述一个或多个空腔被配置为形成一个或多个系绳，每个系绳将所述电路平台物理耦合到周围的集成电路管芯。6.权利要求5所述的集成电路，其中每个系绳将所述电路平台上的相应的第一点耦合到周围的集成电路管芯上的相应的第二点，所述第一和第二点位于不同的圆周位置。7.权利要求6所述的集成电路，其中所述电路平台和所述周围的集成电路管芯具有多个拐角，所述电路平台的拐角与所述集成电路管芯的各个拐角对齐，并且其中所述一个或多个系绳中的每一个都耦合在所述电路平台的拐角和与该电路平台的各个拐角不对齐的集成电路管芯的拐角之间。8.权利要求7所述的集成电路，其中每个系绳包括主臂构件，该主臂构件布置成基本平行于所述电路平台的相应侧。9.权利要求5所述的集成电路，还包括沿着所述一个或多个系绳形成的一个或多个导电轨道，用于将所述一个或多个应力敏感电路耦合到外部连接。10.权利要求4所述的集成电路，其中所述一个或多个沟槽为L形；并且每个L形沟槽的拐角与所述电路平台的拐角对齐。11.权利要求4所述的集成电路，其中在所述电路平台下方形成基座，所述电路平台耦合到所述集成电路管芯。12.权利要求1所述的集成电路，其中所述一个或多个应力敏感电路包...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：