【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及补偿半导体开关(即，固态开关)中的电容及泄漏。具体地，金属氧化物半导体场效晶体管(mosfet或mos)，例如高电压mos，诸如扩散金属氧化物半导体场效晶体管(dmos)。
技术介绍
1、固态开关可与部件(诸如精密测量设备及高电压自动化测试装备)一起使用。固态开关可能具有影响精密测量设备处的结果的相关联泄漏及电容。例如，大的漏电流可降低功率效率，并降低经由固态开关连接的部件测量的准确度。本文的泄漏减小指代减小固态开关中的实际泄漏。此外，大电容固态开关可限制经由固态开关连接的高频交流部件的速度，并降低部件测量的准确度。
技术实现思路
1、本公开提供一种固态开关，其在mosfet的漏极端子处具有减小的电容，且可选地具有减小的漏电流。此类固态开关适用于与交流电压精密测量设备及交流高电压自动化测试装备一起使用。
2、根据第一方面，提供一种固态开关，其包括：第一金属氧化物半导体场效晶体管mosfet，该mosfet包括：漏极端子、源极端子及闸极端子，且经配置以在导通状态与关断状态之间进行切换；与该第一mosfet串联的第二mosfet，其中该第二mosfet具有闸极端子、漏极端子及源极端子，并且其中该第一mosfet的该漏极端子连接至该第二mosfet的该源极端子；以及缓冲器，包括：输出端子；及耦合至该第二mosfet的该漏极端子的输入端子，其中以下中的至少一者：该第一mosfet包括隔离端子，且该缓冲器的该输出端子耦合至该第一mosfet的该隔离端子；并且该第二mos
3、该第二mosfet及该缓冲器可形成电路，该电路可经配置以将该第一mosfet的寄生电容与该第二晶体管的该第二端子隔离，以减小该第一mosfet的该漏极端子处的电容。该电路可经配置以将寄生电容(及泄漏)与该第一mosfet的源极/漏极信号路径隔离(例如，以减小mos装置的漏极端子处的电容(及泄漏))。
4、该第一方面允许电容的减小，且可提供漏电流(也称为泄漏)的减小。相较于经配置为开关的mosfet，其也可扩展固态开关的操作频率范围。若该缓冲器输出端子单独耦合至该第二mosfet的隔离端子，则可实现关断电容/泄漏的减小。若该缓冲器输出端子仅耦合至该第一mosfet的隔离端子，则可实现电容/泄漏的减小。若该缓冲器输出端子耦合至该第一mosfet及该第二mosfet的隔离端子，则可实现电容/泄漏的更大减小。
5、该缓冲器可为单位增益缓冲器(ugb)、电压随耦器或级联互补源极随耦器。
6、若该缓冲器为ugb，则该ugb可被布置成减小该第一mosfet的该漏极端子处的泄漏，因为ugb在其输入电压与其输出电压之间具有非常小的电压差。减小的泄漏可使得功率效率及经由该固态开关连接的部件测量的准确度改善。
7、该第一mosfet可为高电压mosfet，且该第二mosfet可为隔离式5v mosfet。
8、当该第一mosfet处于该关断状态时，该缓冲器可经配置以与该第二mosfet在其第二端子和其源极端子之间并联耦合。
9、该第一mosfet可包括隔离端子。该缓冲器的该输出端子可耦合至该第二mosfet的该隔离端子。
10、当该第一mosfet处于该导通状态时，该缓冲器的该输出端子可进一步耦合至该第二mosfet的该闸极端子，以将该第二mosfet闩锁于导通状态。
11、该固态开关可进一步包括基板层。该第一mosfet的寄生二极管可位于该基板层与该第一mosfet的该隔离层之间，且/或其中该第二mosfet的寄生二极管可位于该基板层与该第二mosfet的该隔离层之间。
12、该第一mosfet和/或该第二mosfet可为扩散mosfet(dmos)。
13、该第一mosfet和/或该第二mosfet可为横向双扩散mosfet(ldmos)。
14、该第一mosfet可为第一dmos。该固态开关可进一步包括双向dmos开关，该双向dmos开关包括该第一dmos及第二dmos。该第二dmos可包括闸极端子、漏极端子及源极端子。该第二dmos的该源极端子可耦合至该第一dmos的该源极端子。
15、该双向dmos开关可为双向横向双扩散mosfet(ldmos)开关。该第一dmos晶体管可为ldmos，且该第二dmos晶体管可为ldmos。
16、该固态开关可为包括与第一类型的dmos并联的该第一mosfet的t闸开关。该第一mosfet可为第二类型的dmos。该第一类型可为n型或p型。该第二类型可为p型或n型。该第一类型可不同于该第二类型。
17、该固态开关可进一步包括第三mosfet。该第三mosfet可为该第二dmos及该第一类型的dmos中的至少一者。该固态开关可进一步包括：与该第三mosfet串联的第四mosfet。该第四mosfet可具有闸极端子、漏极端子及源极端子。该第三mosfet的该漏极端子可连接至该第四mosfet的该源极端子。该第三mosfet可包括隔离端子，且该缓冲器的该输出端子可耦合至该第三mosfet的该隔离端子。该第四mosfet可包括隔离端子，且该缓冲器的该输出端子可耦合至该第四mosfet的该隔离端子。
18、该缓冲器可为第一缓冲器，且该固态开关可进一步包括第三mosfet、第四mosfet及第二缓冲器。该第三mosfet可为该第二dmos及该第一类型的dmos中的至少一者。该第四mosfet可与该第三mosfet串联。该第四mosfet可具有闸极端子、漏极端子及源极端子。该第三mosfet的该漏极端子可连接至该第四mosfet的该源极端子。该第二缓冲器可包括输出端子及耦合至该第四mosfet的该漏极端子的输入端子。该第三mosfet可包括隔离端子，且该第二缓冲器的该输出端子可耦合至该第三mosfet的该隔离端子。该第四mosfet可包括隔离端子，且该第二缓冲器的该输出端子可耦合至该第四mosfet的该隔离端子。
19、该第三mosfet的寄生二极管可位于该基板层与该第三mosfet的该隔离层之间。
20、该第四mosfet的寄生二极管可位于该基板层与该第四mosfet的该隔离层之间。
21、该第三mosfet可为dmos或横向双扩散mosfet(ldmos)。
22、该第四mosfet可为dmos或ldmos。
23、根据第二方面，提供一种固态开关，其包括：第一金属氧化物半导体场效晶体管mosfet，该mosfet包括：漏极端子、源极端子及闸极端子，且经配置以在导通状态与关断状态之间进行切换；与该第一mosfet串联的第二mosfet，其中该第二mosfet具有闸极端子、漏极端子及源极端子，其中该第一mosfet的该漏极端子耦合至该本文档来自技高网...
【技术保护点】
1.一种固态开关，包括：
2.根据权利要求1所述的固态开关，其中所述第二MOSFET及所述缓冲器形成电路，所述电路经配置以将所述第一MOSFET的寄生电容与所述第二晶体管的所述第二端子隔离，以减小所述第一MOSFET的所述漏极端子处的电容。
3.根据权利要求1或2所述的固态开关，其中所述缓冲器是：单位增益缓冲器，UGB；电压随耦器；或级联互补源极随耦器。
4.根据任一前述权利要求所述的固态开关，其中所述缓冲器为UGB，以减小所述第一MOSFET的所述漏极端子处的泄漏。
5.根据任一前述权利要求所述的固态开关，其中所述第一MOSFET为高电压MOSFET，且所述第二MOSFET为隔离式5V MOSFET。
6.根据任一前述权利要求所述的固态开关，其中当所述第一MOSFET处于所述关断状态时，所述缓冲器经配置以与所述第二MOSFET在其第二端子和其源极端子之间并联耦合。
7.根据任一前述权利要求所述的固态开关，其中当所述第一MOSFET处于所述导通状态时，所述缓冲器的所述输出端子进一步耦合至所述第二MOSFET的
8.根据任一前述权利要求所述的固态开关，进一步包括基板层，其中所述第一MOSFET的寄生二极管位于所述基板层与所述第一MOSFET的所述隔离层之间，且/或其中所述第二MOSFET的寄生二极管位于所述基板层与所述第二MOSFET的所述隔离层之间。
9.根据任一前述权利要求所述的固态开关，其中所述第一MOSFET和/或所述第二MOSFET为扩散MOSFET，DMOS。
10.根据任一前述权利要求所述的固态开关，其中所述第一MOSFET和/或所述第二MOSFET为横向双扩散MOSFET，LDMOS。
11.根据任一前述权利要求所述的固态开关，其中所述第一MOSFET为第一DMOS，其中所述固态开关进一步包括双向DMOS开关，所述双向开关包括所述第一DMOS及第二DMOS，其中所述第二DMOS包括闸极端子、漏极端子及源极端子，其中所述第二DMOS的所述源极端子耦合至所述第一DMOS的所述源极端子。
12.根据权利要求11所述的固态开关，其中所述双向DMOS开关为双向横向双扩散MOSFET，LDMOS开关，其中所述第一DMOS晶体管为LDMOS，且所述第二DMOS晶体管为LDMOS。
13.根据权利要求11或12中任一项所述的固态开关，其中所述固态开关为包括与第一类型的DMOS并联的所述第一MOSFET的T闸开关，其中所述第一MOSFET为第二类型的DMOS，其中所述第一类型为n型或p型，其中所述第二类型为p型或n型，其中所述第一类型不同于所述第二类型。
14.根据权利要求11至13中任一项所述的固态开关，其中所述固态开关进一步包括：
15.根据权利要求11至13中任一项所述的固态开关，其中所述缓冲器为第一缓冲器，且所述固态开关进一步包括：
16.根据权利要求14或15所述的固态开关，其中以下中的至少一者：
17.根据权利要求14至16中任一项所述的固态开关，其中所述第四MOSFET为扩散MOSFET，DMOS。
18.根据权利要求14至17中任一项所述的固态开关，其中所述第三MOSFET和/或所述第四MOSFET为横向双扩散MOSFET，LDMOS。
19.一种固态开关，包括：
20.一种电路，包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种固态开关，包括：
2.根据权利要求1所述的固态开关，其中所述第二mosfet及所述缓冲器形成电路，所述电路经配置以将所述第一mosfet的寄生电容与所述第二晶体管的所述第二端子隔离，以减小所述第一mosfet的所述漏极端子处的电容。
3.根据权利要求1或2所述的固态开关，其中所述缓冲器是：单位增益缓冲器，ugb；电压随耦器；或级联互补源极随耦器。
4.根据任一前述权利要求所述的固态开关，其中所述缓冲器为ugb，以减小所述第一mosfet的所述漏极端子处的泄漏。
5.根据任一前述权利要求所述的固态开关，其中所述第一mosfet为高电压mosfet，且所述第二mosfet为隔离式5v mosfet。
6.根据任一前述权利要求所述的固态开关，其中当所述第一mosfet处于所述关断状态时，所述缓冲器经配置以与所述第二mosfet在其第二端子和其源极端子之间并联耦合。
7.根据任一前述权利要求所述的固态开关，其中当所述第一mosfet处于所述导通状态时，所述缓冲器的所述输出端子进一步耦合至所述第二mosfet的所述闸极端子，以将所述第二mosfet闩锁于导通状态。
8.根据任一前述权利要求所述的固态开关，进一步包括基板层，其中所述第一mosfet的寄生二极管位于所述基板层与所述第一mosfet的所述隔离层之间，且/或其中所述第二mosfet的寄生二极管位于所述基板层与所述第二mosfet的所述隔离层之间。
9.根据任一前述权利要求所述的固态开关，其中所述第一mosfet和/或所述第二mosfet为扩散mosfet，dmos。
10.根据任一前述权利要求所述的固态开关，其中所述第一mosf...
【专利技术属性】
技术研发人员：D·埃亨尼，D·迈克多纳格，J·G·萨蒂兰，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。