具电流增益布局的设备制造技术

本发明专利技术揭示一种设备，其包含：第一衬底，其包括第一沟道，所述第一沟道包含所述第一衬底上的第一多个掺杂区域；第二衬底，其包括第二沟道，所述第二沟道包含所述第二衬底中的第二多个掺杂区域，其中所述第二衬底的所述掺杂区域与所述第一衬底的所述掺杂区域电及/或物理分离，且所述第二沟道与所述第一沟道共线对准；及导电结构，其跨所述第一衬底及所述第二衬底延伸且电连接所述第一沟道及所述第二沟道的匹配掺杂区域。道的匹配掺杂区域。道的匹配掺杂区域。

【技术实现步骤摘要】
【国外来华专利技术】具电流增益布局的设备


[0001]所揭示的实施例涉及装置，且特定来说，所揭示的实施例涉及具电流增益布局的半导体装置。

技术介绍

[0002]半导体装置(例如晶体管装置)可包含经配置以切换电子信号的半导体电路。晶体管装置可包含连接到外部电路的至少三个端子(例如栅极、源极及漏极)。为操作晶体管装置，控制跨一对端子的电压，其控制通过另一对端子的电流。因此，晶体管装置可在使电流能够跨端子流动的第一状态及限制电流流动的第二状态中操作。例如，在晶体管装置中，当在栅极与源极端子之间施加低于阈值电压的电压时，可限制从源极端子到漏极端子的电流。
[0003]晶体管装置可经配置以提供通过对应端子(例如漏极及源极)的电流(例如漏极
‑
源极电流(I
DS
))的目标量。例如，可控制晶体管装置的布局、沟道总数、沟道大小等以提供目标电流量。
[0004]图1A是第一晶体管单元102的平面图。第一晶体管单元102可为可用于设计半导体装置的电路的基本单元(例如单个晶体管及/或电流沟道)。第一晶体管单元102可包含充当电子的扩散区域或有源区域的衬底112(例如半导电材料，例如硅、锗等)。
[0005]第一晶体管单元102可包含附接到源极124与漏极126之间的衬底112的栅极122。栅极122可为供应控制电压(例如相对于源极124的特定电压)的端子或电连接件，控制电压调节第一晶体管单元102的操作状态。根据栅极电压，漏极
‑
源极电流可流动于漏极126与源极124之间。为将电流转移进出电路，第一晶体管单元102可(例如)在接触区域116处包含形成及/或连接到漏极126及源极124的导电结构(例如端子垫、迹线等)。
[0006]第一晶体管单元102可进一步具有影响漏极
‑
源极电流量的大小或尺寸。例如，第一晶体管单元102可对应于正交于跨源极124与漏极122之间的栅极122的电流流动方向134的第一宽度132(D1)。第一宽度132可表示电流廊道的大小或可同时跨源极124及漏极122行进的电子的数目。因此，晶体管的宽度可为影响其漏极
‑
源极电流容量的参数。
[0007]图1B是包含第一晶体管单元102作为基本电路的第一晶体管装置152的平面图。例如，第一晶体管装置152可包含沿电流流动方向134组合以形成具有第一宽度132的单个晶体管装置的第一晶体管单元102的多个例子。因此，第一晶体管装置152可包含提供给定宽度(例如第一宽度132)的增大漏极
‑
源极电流的多个沟道。晶体管装置中沟道的数目可为影响其漏极
‑
源极电流容量的另一参数。
[0008]如图1B中所说明，第一晶体管装置152可包含第一晶体管单元102的四个重叠例子。因此，第一晶体管装置152可包含四个沟道。栅极122可延伸于每一源极
‑
漏极组合之间。每一沟道(例如具有介于其间的栅极的一对相邻源极及漏极)可自身产生源极
‑
漏极电流。源极124的触点可连结在一起(例如经由导电结构，例如迹线或垫)以形成源极124的单个端子，且漏极126的触点可连结在一起以形成漏极126的单个端子。因此，每一沟道的源极
‑
漏
极电流可经组合以提供第一晶体管装置152的总源极
‑
漏极电流。
[0009]为了说明，第一晶体管单元102及晶体管装置152经展示为每个漏极及源极具有6个触点。还为了说明，第一晶体管装置152经展示为具有4个沟道。然而，应理解，第一晶体管单元102及晶体管装置152可具有任何数目个触点及/或沟道。
[0010]图2A说明第二晶体管单元202。作为图1A的第一晶体管单元102的替代，第二晶体管单元202可为可用于设计半导体装置的电路的基本单元。第二晶体管单元202可包含第一子单元204及第二子单元206，两者是彼此相同的沟道(例如N沟道或P沟道)。第一子单元204及第二子单元206可在衬底的其自身区段上各自包含其自身的栅极222、源极224及漏极226的组合。例如，第一子单元204可包含经掺杂以在栅极222的对置侧上形成源极224及漏极226的第一衬底区段212。第二子单元206可包含经掺杂以在栅极222的对置侧上形成源极224及漏极226的第二衬底区段214。导电结构可经连接以控制其栅极处的电压且从源极及漏极发送/接收电流。
[0011]第一子单元204及第二子单元206两者可具有沿正交于电流流动方向234的方向的第二宽度232(D2)。为了比较，第二宽度232可为图1的第一宽度132的一半，使得第二晶体管单元202的组合宽度相同于第一晶体管单元102。为了讨论，以下描述将第一宽度132假定为2μm且将第二宽度232假定为1μm；第一晶体管单元102及第二晶体管单元202两者可具有2μm的总宽度。然而，应理解，晶体管宽度可为任何大小。
[0012]尽管跨第一晶体管单元102及第二晶体管单元202的总宽度(连同其它特性，例如触点大小/间距、衬底特性、偏压特性等)可相同，但第二晶体管单元202可基于其内的额外沟道来提供增大源极
‑
漏极电流。换句话说，第二晶体管单元202的电流增益可大于第一晶体管单元202。
[0013]图2B说明包含第二晶体管单元202作为基本电路的第二晶体管装置252。例如，第二晶体管装置252可包含沿电流流动方向234组合以形成具有第二宽度232的单个晶体管装置的第二晶体管单元202的多个例子。因此，第二晶体管装置252可包含提供给定宽度(例如第二宽度232)的增大漏极
‑
源极电流的多个沟道。如图2B中所说明，第二晶体管装置252包含第二晶体管单元202的4个重叠例子。因此，第二晶体管装置252可包含跨共同衬底的8个沟道。
[0014]在比较图1B的第一晶体管装置152与第二晶体管装置252时，第二晶体管装置252可具有相同于第一晶体管装置152的总宽度(例如基于具有单元宽度的一半及沟道的数目的两倍)。类似于对应晶体管单元，归因于第二晶体管装置252中的较多沟道，第二晶体管装置252可具有大于第一晶体管装置152的漏极
‑
源极电流。换句话说，当沟道的宽度增大(例如针对第一晶体管装置152)时，阈值电压变小，漏极
‑
源极电流减小。然而，增加装置(例如第二晶体管装置252)中的沟道的数目，电力消耗增加。沟道的数目增加引起互连件(例如连接所有源极及所有漏极的导电结构等)增加，其进一步增大寄生电容。因此，第二晶体管装置252消耗比第一晶体管装置152多的电力。
附图说明
[0015]图1A是第一晶体管单元的平面图。
[0016]图1B是包含第一晶体管单元作为基本电路的第一晶体管装置的平面图。
[0017]图2A是第二晶体管单元的平面图。
[0018]图2B是包含第二晶体管单元作为基本电路的第二晶体管装置的平面图本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：第一有源区域，其包括第一沟道，所述第一沟道包含第一多个掺杂区域；第二有源区域，其包括第二沟道，所述第二沟道包含第二多个掺杂区域，其中：所述第二多个掺杂区域与所述第一多个掺杂区域物理分离，且所述第二沟道与所述第一沟道共线对准；及导电结构，其跨所述第一有源区域及所述第二有源区域延伸且电连接所述第一多个掺杂区域及所述第二多个掺杂区域中的对应者。2.根据权利要求1所述的设备，其中所述第一沟道及所述第二沟道串联电连接。3.根据权利要求1所述的设备，其中：所述第一有源区域包含第一沟道群组，所述第一沟道群组包括所述第一沟道，其中所述第一沟道群组平行布置；所述第二有源区域包含第二沟道群组，所述第二沟道群组包括所述第二沟道，其中所述第二沟道群组平行布置，且其中所述第二沟道群组中的每一者与所述第一沟道群组中的所述沟道中的对应者共线；且所述导电结构包含跨所述第一有源区域及所述第二有源区域延伸的多个线性支脚，其中每一线性支脚电连接所述第一有源区域及所述第二有源区域中的一对共线沟道的所述掺杂区域。4.根据权利要求3所述的设备，其中：所述第一多个掺杂区域及所述第二多个掺杂区域各自包含源极区域、漏极区域或所述源极区域及所述漏极区域的组合；且所述导电结构跨所述第一沟道群组及所述第二沟道群组电连接所述源极区域、所述漏极区域或所述源极区域及所述漏极区域的组合。5.根据权利要求1所述的设备，其进一步包括：隔离机构，其介于所述第一有源区域与所述第二有源区域之间，其中所述隔离机构使所述第一沟道与所述第二沟道物理分离；且其中：所述导电结构跨所述隔离机构延伸。6.根据权利要求5所述的设备，其中所述隔离机构是浅沟槽隔离STI机构。7.根据权利要求1所述的设备，其中：所述第一沟道具有第一沟道宽度；且所述第二沟道具有不同于所述第一沟道宽度的第二沟道宽度。8.根据权利要求1所述的设备，其中所述第一沟道具有第一沟道宽度且所述第二沟道具有等于所述第一沟道宽度的第二沟道宽度。9.根据权利要求1所述的设备，其中所述第一沟道具有第一沟道宽度且所述第二沟道具有第二沟道宽度，其中所述第一沟道宽度及所述第二沟道宽度的总和是与所述设备的源极
‑
漏极电流电平相关联的总沟道宽度。10.根据权利要求1所述的设备，其进一步包括：第三有源区域，其包含第三沟道，其中所述第三沟道包含所述第三有源区域中的第三多个掺杂区域，其中：
所述第三有源区域与所述第一有源区域及所述第二有源区域物理分离，且所述第三沟道与所述第一沟道及所述第二沟道共线对准；且其中：所述导电结构跨所述第三有源区域延伸且使所述第一沟道、所述第二沟道及所述第三沟道的匹配掺杂区域彼此电连接。11.根据权利要求1所述的设备，其中所述设备包括动态随机存取存储器DRAM装置。12.根据权利要求11所述的设备，其中所述第一有源区域、所述第二有源区域及所述导电结构包括晶体管装置。13.根据权利要求12所述的设备，其中所述晶体管装置包括所述DRAM装置的数据输入缓冲器。14.根据权利要求13所述的设备，其中所述晶...

【专利技术属性】
技术研发人员：石原隆志，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：