集成电路器件和形成方法技术

一种集成电路(IC)器件，包括衬底、第一有源区、第一和第二导电图案以及第一通孔结构。衬底具有相对的第一侧和第二侧。第一有源区在衬底的第一侧上方。第一导电图案在第一有源区上方并电耦合到第一有源区。第一通孔结构从第二侧穿过衬底延伸到与第一有源区电接触的第一侧。第二导电图案在衬底的第二侧下方并且电耦合至第一通孔结构。本发明专利技术的实施例还提供了一种形成集成电路器件的方法。一种形成集成电路器件的方法。一种形成集成电路器件的方法。

【技术实现步骤摘要】
集成电路器件和形成方法


[0001]本专利技术的实施例涉及集成电路器件和形成方法。

技术介绍

[0002]集成电路(IC)器件包括以IC布局图表示的多个半导体器件。IC布局图是分层的，并且包括根据半导体器件设计规范执行更高级别功能的模块。模块通常由单元的组合来构建，每个单元代表被配置为执行特定功能的一个或多个半导体结构。具有预先设计的布局图的单元(有时也称为标准单元)存储在标准单元库(为简化起见，以下称为“库”或“单元库”)中，并可以通过各种工具(例如电子设计自动化(EDA)工具)进行访问，以生成、优化和验证IC设计。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种集成电路(IC)器件，包括：衬底，具有相对的第一侧和第二侧；第一有源区，位于衬底的第一侧上方；第一导电图案，位于第一有源区上方并且电耦合到第一有源区；第一贯通孔结构，从第二侧穿过衬底延伸到第一侧与第一有源区电接触；以及第二导电图案，位于衬底的第二侧下方并且电耦合到第一贯通孔结构。
[0004]根据本专利技术实施例的另一个方面，提供了一种集成电路(IC)器件，包括：多个有源区；多个栅极区，位于多个有源区上方，多个栅极区和多个有源区一起被配置为多个晶体管；第一金属层，位于多个有源区上方；第二金属层，位于多个有源区下方；以及至少一个电阻器结构。其中，每个电阻器结构包括多个有源区中的一个有源区，并且具有对应地电耦合到第一金属层和第二金属层的相对的端。
[0005]根据本专利技术实施例的又一个方面，提供了一种形成集成电路器件的方法，包括：在衬底的第一侧上形成有源区，衬底具有与第一侧相反的第二侧；在有源区上方的第一金属层中形成电耦合至有源区的第一导电图案；形成从第二侧穿过衬底延伸到第一侧与有源区电接触的通孔结构；以及在衬底的第二侧下方的第二金属层中形成电耦合至贯通孔结构的第二导电图案。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A是根据一些实施例的IC器件的示意性截面图，图1B是IC器件的示意性俯视图。
[0008]图2A是根据一些实施例的IC器件的示意性截面图，图2B是示意性俯视图，并且图2C是示意性电路图。
[0009]图3A是根据一些实施例的IC器件的示意性截面图，图3B是示意性俯视图，并且图3C是示意性电路图。
[0010]图4A是根据一些实施例的IC器件的示意性截面图，图4B是示意性俯视图，并且图4C是示意性电路图。
[0011]图5A是根据一些实施例的IC器件的示意性截面图，图5B是示意性俯视图，并且图5C是示意性电路图。
[0012]图6A
‑
图6D是根据一些实施例的各种电阻器的示意性电路图。
[0013]图7A是根据一些实施例的示例电路的要包括在电路中的示例电路的示意性电路图，并且图7B是电阻器的示意性电路图。
[0014]图7C和图7D是示例电路的示意性电路图，其中将包括根据一些实施例的电阻器。
[0015]图8A是根据一些实施例的IC器件的示意性IC布局图，图8B是IC器件的部分的示意性电路图。
[0016]图9A是根据一些实施例的IC器件的示意性IC布局图，图9B是IC器件的部分的示意性电路图。
[0017]图10是根据一些实施例的方法的流程图。
[0018]图11是根据一些实施例的方法的流程图。
[0019]图12是根据一些实施例的EDA系统的框图。
[0020]图13是根据一些实施例的IC制造系统和与其相关联的IC制造流程的框图。
具体实施方式
[0021]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0022]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0023]电阻器包括在IC器件中，例如，在模拟应用程序或操作模式下。在一些实施例中，IC器件包括电阻器结构，该电阻器结构至少部分地由衬底的第一侧上方的有源区配置。贯通孔结构从衬底的相对的第二侧延伸穿过衬底，以与有源区电接触。衬底的第一侧上的第一金属层电耦合到有源区。衬底第二侧下方的第二金属层电耦合至贯通孔结构。第一金属层和第二金属层将电阻器结构与IC器件的其他电路元件或与外部电路电耦合。在至少一个实施例中，在IC器件中可以包括一个或多个电阻器，而在制造过程中不需要附加的掩模。相反，在以高密度金属间(或绝缘体)
‑
金属(MIM)结构形式将电阻器包括在IC器件中的其他方
法中，需要附加的掩模。结果，在一些实施例中，与其他方法相比，减少了制造时间、成本或复杂性。
[0024]图1A是根据一些实施例的IC器件100的示意性截面图，图1B是IC器件100的示意性俯视图。更具体地说，图1A是沿图1B中的线A
‑
A
’
截取的截面图。
[0025]如图1A所示，IC器件100包括衬底110，衬底110具有彼此相对的第一侧111和第二侧112。在至少一个实施例中，第一侧111被称为“上侧”或“前侧”或“器件侧”，而第二侧112被称为“下侧”或“背侧”。在一些实施例中，衬底110是如本文所述的半导体衬底。在一些实施例中，将N型和P型掺杂剂添加到衬底中以分别形成N阱和P阱。在一些实施例中，在相邻的P阱和N阱之间形成隔离结构。为简单起见，图1A中省略了一些部件，诸如N阱、P阱和隔离结构。
[0026]IC器件100还包括在衬底110的第一侧111上方的至少一个有源区。有源区有时被称为氧化物限定(OD)区或源极/漏极区，并且示意性地以标记“S/D”示出。在图1A的示例配置中，有源区122、124、126在衬底110的第一侧111上方。有源区122、124、126沿第一方向或X方向布置，如图1A和图1B所示。有源区122、124、126包括P型掺杂剂和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括：衬底，具有相对的第一侧和第二侧；第一有源区，位于所述衬底的所述第一侧上方；第一导电图案，位于所述第一有源区上方并且电耦合到所述第一有源区；第一贯通孔结构，从所述第二侧穿过所述衬底延伸到所述第一侧与所述第一有源区电接触；以及第二导电图案，位于所述衬底的所述第二侧下方并且电耦合到所述第一贯通孔结构。2.根据权利要求1所述的集成电路器件，其中，所述第一有源区被配置为电阻器结构。3.根据权利要求1所述的集成电路器件，其中，所述第二导电图案包括电源电压轨。4.根据权利要求1所述的集成电路器件，其中，所述第一导电图案在金属零层中，并且所述第二导电图案在背侧金属零层中。5.根据权利要求1所述的集成电路器件，还包括：接触件结构，位于所述第一有源区上方并且与所述第一有源区电接触，所述接触件结构电耦合至所述第一导电图案，其中，所述接触件结构和所述第一贯通孔结构与所述第一有源区的相应相对表面直接接触。6.根据权利要求1所述的集成电路器件，还包括：接触件结构，位于所述第一有源区上方并且与所述第一有源区电接触；以及通孔结构，在所述第一导电图案和所述接触件结构之间延伸并且将所述第一导电图案电耦合到所述接触件结构，其中，在沿所述衬底的厚度方向从所述第一侧到所述第二侧的平面图中，所述第一导电图案、所述通孔结构、所述接触件结构、所述第一有源区、所述第一贯通孔结构和所述第二导电图案彼此重叠。7.根据权利要求1所述的集成电路器件，还包括：多个有源区，位于所述衬底的所述第一侧上，所述多个有源区包括第一有源区；以及多个栅...

【专利技术属性】
技术研发人员：陈重辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：