薄膜基半导体装置和形成薄膜基半导体装置的方法制造方法及图纸

本发明专利技术涉及薄膜基半导体装置和形成薄膜基半导体装置的方法，根据各种实施例，半导体装置可包括设置在第一层间介电层内的薄膜、掩模区域和接触塞。掩模区域可设于薄膜上方，在第一层间介电层内。掩模区域可被构造成具有比第一层间介电层更高的蚀刻速率。接触塞可从第二层间介电层沿垂直轴延伸至薄膜。接触塞的底部部分可被掩模区域包围。接触塞的底部部分可包括沿至少基本上正交于垂直轴的水平面延伸的横向构件。横向构件可与薄膜接触。的横向构件。横向构件可与薄膜接触。的横向构件。横向构件可与薄膜接触。

【技术实现步骤摘要】
薄膜基半导体装置和形成薄膜基半导体装置的方法


[0001]各种实施例涉及薄膜基半导体装置和形成薄膜基半导体装置的方法。

技术介绍

[0002]薄膜基(thin film based)的无源元件，如薄膜电阻器(thin film resistor；TFR)，用于高精度模拟和混合信号或射频应用。例如，TFR主要用作复杂集成电路的一部分，以在具有低电阻温度系数(temperature coefficient of resistance；TCR)的装置中提供高精度电阻。通常，在这种薄膜基装置的制造过程中可能需要特别小心。例如，在传统顶侧通孔拾取配置(top side via pick
‑
up configuration)中接触上覆金属互连层和TFR的工艺可导致在形成通孔时将TFR击穿，这可能产生高接触电阻、增加了晶圆内的TCR和高可变性电阻。防止击穿的现有技术制造工艺可包括在薄膜顶部上形成缓冲层，或在通过拾取配置形成用于底侧的TFR之前形成衬垫。然而，这些制造工艺需要额外的掩模，并且增加了制造工艺的复杂性。

技术实现思路

[0003]根据各种实施例，提供一种半导体装置。所述半导体装置可包括设置在第一层间介电层(ILD)内的薄膜、掩模区域和接触塞。掩模区域可设置在第一ILD层内的薄膜上方。掩模区域可被构造成具有比第一ILD层更高的蚀刻速率。接触塞可以沿着垂直轴从第二ILD层延伸到薄膜。接触塞的底部部分可被掩模区域包围。接触塞的底部部分可包括沿至少基本上正交(perpendicular)于垂直轴的水平面延伸的横向构件。横向构件可与薄膜接触。
[0004]根据各种实施例，提供一种形成半导体装置的方法。所述方法可包括在第一ILD层内设置薄膜。所述方法可包括在第一ILD层内的薄膜上方设置掩模区域。掩模区域可被构造成具有比第一ILD层更高的蚀刻速率。所述方法可包括形成接触塞。接触塞可以沿着垂直轴从第二ILD层延伸到薄膜。接触塞的底部部分可被掩模区域包围。接触塞的底部部分可包括沿至少基本上正交于垂直轴的水平面延伸的横向构件。横向构件可与薄膜接触。
附图说明
[0005]在附图中，类似的参考字符通常指的是贯穿不同视图的相同部分。此外，附图不必按照比例绘制，而是通常将重点放在说明本专利技术的原理上。在下列叙述中，将参考以下附图来说明本专利技术的各种实施例，其中：
[0006]图1A示出了半导体装置的部分横截面图和在该部分横截面图中标出的区域的放大图。
[0007]图1B示出了另一半导体装置的部分横截面图和在该部分横截面图中标出的区域的放大图。
[0008]图2A示出了关于图1A的半导体装置中的接触塞相对于薄膜的设置的简化透视图。
[0009]图2B示出了关于图1B的半导体装置中的接触塞相对于薄膜的设置的简化透视图。
[0010]图3A示出了呈现图1A的半导体装置的横截面图中模拟电流密度的第一图形，以及呈现图1A的半导体装置的横截面图中模拟焦耳加热效应的第二图形。
[0011]图3B示出了呈现图1B的半导体装置的横截面图中模拟电流密度的第一图形，以及呈现图1B的半导体装置的横截面图中模拟焦耳加热效应的第二图形。
[0012]图4示出了根据各种实施例的半导体装置的部分横截面图。
[0013]图5A至图5I示出了根据各种实施例的形成半导体装置的方法的简化横截面图。
[0014]图6示出了用于执行图5F中描述的工艺的设置的示意图。
[0015]图7示出了根据各种实施例的半导体装置中的接触塞的透射电子显微镜(TFM)图像。
[0016]图8示出了根据各种实施例的半导体装置中的第二接触塞的TFM图像。
[0017]图9示出了具有底部通孔拾取配置的薄膜基半导体装置的横截面示意图。
[0018]图10示出了图9的薄膜基半导体装置和根据各种实施例的半导体装置的片电阻的分析。
[0019]图11示出了图9的薄膜基半导体装置和根据各种实施例的半导体装置的电阻温度系数的分析。
[0020]图12显示了片电阻对温度的依赖关系的图。
[0021]图13示出了根据各种实施例的形成半导体装置的方法的流程图。
具体实施方式
[0022]下述装置的上下文中描述的各实施例对于各个方法类似地有效，反之亦然。此外，应当理解，可以组合下面描述的实施例，例如，可以将一个实施例的一部分与另一实施例的一部分组合。
[0023]应当理解，本文中针对特定装置所描述的任何属性也可适用于本文中所描述的任何装置。应当理解，本文中针对特定方法所描述的任何性质也可适用于本文中所描述的任何方法。此外，还应理解，对于本文所描述的任何设备或方法，不一定所有所描述的组件或步骤都必须被包含在装置或方法中，但是可以仅包含一些(但不是全部)组件或步骤。
[0024]应当理解，当在以下描述中使用术语“上”、“上方”、“顶”、“底”、“下”、“侧”、“背”、“左”、“右”、“前”、“横向”、“上”等时，是用于方便和帮助理解相对位置或方向，并非旨在限制任何装置或结构或任何装置或结构的任何部分的方向。此外，除非上下文另有明确说明，否则单数术语“一”、“一个”和“所述”包括复数含义。同样，“或”一词意在包括“和”，除非上下文另有明确说明。
[0025]本文中的术语“耦接”(或“连接”)可理解为电性耦接或机械耦接，例如，附接或固接，或仅接触而不固定，并且应当理解，可提供直接耦接或间接耦接(换句话说：无直接接触的耦接)。
[0026]为了可以容易地理解本专利技术并将其付诸实施，现在将通过示例而非限制的方式来描述各种实施例，并请参考附图。
[0027]图1A示出了半导体装置160A的部分截面图100A，以及在横截面图100A中标出的区域104A的放大图170A。半导体装置160A可以包括薄膜130，因此，半导体装置160A在本文中也可以称为薄膜基装置(thin film based device)，或者简单地说，薄膜装置。半导体装置
160A可包括导体110、绝缘体层120、薄膜130、阻挡件140和层间介电(ILD)层150。绝缘体层120可以设置在导体110上方。薄膜130可设置在绝缘体层120上方。阻挡件140可设置在薄膜130上方。ILD层150可以设置在阻挡件140上方。阻挡件140和薄膜130可设置在ILD层150内。半导体装置160A可包括由导电材料形成的接触塞102，本文也称为互连通孔。接触塞102可以延伸穿过ILD层150的厚度，并且进一步延伸穿过阻挡件140的厚度，以到达薄膜130。在半导体装置160A中，接触塞102可以接触薄膜130的顶面，而不延伸到薄膜130中。薄膜130的顶面可面对阻挡件140。或者，如图2A所示，接触塞102可以以极小的深度略微延伸到薄膜130中。薄膜130可以在平行于导体层110、第一绝缘体层120和阻挡件140中的每一个的平面上具有基本均匀的厚度。在放大图170A中，可以看到，与相邻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：薄膜，设置于第一层间介电层内；掩模区域，设置在所述薄膜上方，在所述第一层间介电层内，其中，所述掩模区域被构造成具有比所述第一层间介电层更高的蚀刻速率；以及接触塞，沿垂直轴从第二层间介电层延伸至所述薄膜；其中，所述接触塞的底部部分被所述掩模区域包围，所述底部部分包括沿至少基本上正交于所述垂直轴的水平面延伸的横向构件，所述横向构件与所述薄膜接触。2.根据权利要求1所述的半导体装置，还包括：所述第一层间介电层；所述第二层间介电层；以及绝缘体层，设置于所述第一层间介电层与所述第二层间介电层之间。3.根据权利要求1所述的半导体装置，其中，所述接触塞将所述第二层间介电层中的互连构件连接到所述薄膜和所述第一层间介电层中的互连构件的其中一个。4.根据权利要求1所述的半导体装置，其中，所述薄膜为薄膜电阻器。5.根据权利要求1所述的半导体装置，其中，所述薄膜包括硅铬(SiCr)、TiN、TaN、金属混合物、陶瓷
‑
金属混合物(金属陶瓷)或前述材料的组合。6.根据权利要求1所述的半导体装置，其中，所述掩模区域包括氮化物、氧化物、氮氧化物或前述材料的组合。7.根据权利要求1所述的半导体装置，其中，所述横向构件与所述垂直轴对称。8.根据权利要求1所述的半导体装置，其中，所述横向构件具有凸形横截面轮廓。9.根据权利要求1所述的半导体装置，其中，所述接触塞延伸入所述薄膜中。10.根据权利要求1所述的半导体装置，还包括：第二接触塞，沿第二垂直轴从所述第二层间介电层延伸到设置在所述第一层间介电层下方的较低层间介电层；其中，所述第二接触塞从所述薄膜横向偏移；其中，所述第二接触塞沿所述第二垂直轴具有至少基本上均匀的横截面积。11.一种形成半导体装置的方法，所述方法包括：于第一层间介电层内形成薄膜；于所述第一层间介电层内且所述薄膜上方形成掩模区域，其中，所述掩模区域被构造成具有比所述第一层间介电层更高的蚀刻速率；形成接触塞，所述接触塞沿垂直...

【专利技术属性】
技术研发人员：冯陈刚，李汉和，邵艳霞，廖国盛，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：