具有呈全环绕栅极构型的自对准竖直导电条带的三维存储器器件及其制造方法技术

本发明专利技术公开了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠定位在衬底上方；存储器堆叠结构，该存储器堆叠结构延伸穿过该交替堆叠；漏极选择层级沟槽，该漏极选择层级沟槽竖直延伸穿过至少一个漏极选择层级导电层并沿第一水平方向横向延伸，并且将每个漏极选择层级导电层划分成多个漏极选择层级导电条带；和成对的竖直导电条带，这些成对的竖直导电条带定位在该漏极选择层级沟槽中的相应漏极选择层级沟槽内。该竖直导电条带中的每个竖直导电条带具有沿该第一水平方向横向延伸的一对竖直笔直侧壁。每个漏极选择层级电极可以具有至少一个漏极选择层级导电层和至少一个竖直导电条带。

【技术实现步骤摘要】
【国外来华专利技术】具有呈全环绕栅极构型的自对准竖直导电条带的三维存储器器件及其制造方法相关申请本申请要求提交于2019年3月22日的美国非临时专利申请序列号16/361,722的优先权权益，该美国非临时专利申请的全部内容以引用的方式并入本文。
本公开整体涉及半导体器件领域，并且具体地涉及包括具有全环绕栅极构型的漏极选择栅极电极的三维存储器器件及其制造方法。
技术介绍
每一单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”，IEDMProc.(2001)33-36的文章中公开。
技术实现思路
根据本公开的实施方案，提供了一种三维存储器器件，所述三维存储器器件包括：绝缘层和导电层的交替堆叠，所述交替堆叠定位在衬底上方，其中所述导电层包括字线层级导电层和覆盖在所述字线层级导电层上面的至少一个漏极选择层级导电层；第一存储器堆叠结构，所述第一存储器堆叠结构延伸穿过所述交替堆叠；漏极选择层级沟槽，所述漏极选择层级沟槽竖直延伸穿过所述至少一个漏极选择层级导电层并沿第一水平方向横向延伸，并且将所述至少一个漏极选择层级导电层中的每个漏极选择层级导电层划分成多个漏极选择层级导电条带，所述多个漏极选择层级导电条带沿第二水平方向横向间隔开；和成对的竖直导电条带，其中每对竖直导电条带定位在所述漏极选择层级沟槽中的相应漏极选择层级沟槽内，并且所述竖直导电条带中的每个竖直导电条带具有沿所述第一水平方向横向延伸的一对竖直笔直侧壁。根据本公开的另一个实施方案，提供了一种形成三维存储器器件的方法，所述方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠，其中间隔物材料层包括字线层级牺牲材料层和覆盖在所述字线层级牺牲材料层上面的至少一个漏极选择层级牺牲材料层；穿过所述交替堆叠形成存储器开口；在所述存储器开口中形成牺牲存储器开口填充结构；形成漏极选择层级沟槽，所述漏极选择层级沟槽沿具有笔直侧壁的第一水平方向横向延伸，并竖直延伸穿过所述至少一个漏极选择层级牺牲材料层，并且切穿选自所述牺牲存储器开口填充结构的一对相应行的牺牲存储器开口填充结构的边缘部分；在所述漏极选择层级沟槽中形成牺牲沟槽填充结构；用存储器开口填充结构代替所述牺牲存储器开口填充结构，其中所述存储器开口填充结构中的每个存储器开口填充结构包括相应的存储器膜和相应的竖直半导体沟道；通过移除所述牺牲沟槽填充结构来形成漏极选择层级腔体；通过移除所述牺牲材料层来形成背侧凹陷部；以及在所述漏极选择层级腔体和所述背侧凹陷部中沉积至少一种导电材料，其中字线层级导电层代替所述字线层级牺牲材料层，并且漏极选择层级电极形成在所述字线层级导电层上方，其中所述漏极选择层级电极中的每个漏极选择层级电极包括形成在所述至少一个漏极选择层级牺牲材料层的体积中的至少一个漏极选择层级导电层，以及形成在所述漏极选择层级腔体中的相应漏极选择层级腔体的外围区处的竖直导电条带。附图说明图1是根据本公开的实施方案的在形成至少一个外围器件和半导体材料层之后的示例性结构的示意性竖直剖面图。图2是根据本公开的实施方案的在形成绝缘层和牺牲材料层的交替堆叠体之后的示例性结构的示意性竖直剖面图。图3是根据本公开的实施方案的在形成阶梯式平台和后向阶梯式电介质材料部分之后的示例性结构的示意性竖直剖面图。图4A是根据本公开的实施方案的在形成存储器开口和支撑开口之后的示例性结构的示意性竖直剖面图。图4B是图4A的示例性结构的俯视图。之字形竖直平面A-A’是图4A的剖面的平面。图5是根据本公开的实施方案的在形成牺牲存储器开口填充结构之后的示例性结构的示意性竖直剖面图。图6A是根据本公开的实施方案的在形成漏极选择层级沟槽之后的示例性结构的第一构型的竖直剖面图。图6B是图6A的示例性结构的第一构型的俯视图。之字形竖直平面A-A’是图6A的剖面的平面。图6C是在图6A和图6B的处理步骤处的示例性结构的第二构型的俯视图。图7A是根据本公开的实施方案的在形成牺牲沟槽填充结构之后的示例性结构的竖直剖面图。图7B是图7A的示例性结构的第一构型的俯视图。之字形竖直平面A-A’是图7A的剖面的平面。图8A是根据本公开的实施方案的在移除牺牲存储器开口填充结构之后的示例性结构的竖直剖面图。图8B是图8A的示例性结构的第一构型的俯视图。之字形竖直平面A-A’是图8A的剖面的平面。图9A至图9H是根据本公开的实施方案的在形成存储器开口填充结构期间示例性结构内的存储器开口的顺序示意性竖直剖面图。图10A是根据本公开的实施方案的在图9H的处理步骤处的示例性结构的示意性竖直剖面图。图10B是图10A的示例性结构的第一构型的俯视图。之字形竖直平面A-A’是图10A的剖面的平面。图11是根据本公开的实施方案的在形成下部介电芯部分之后的示例性结构的另选构型的示意性竖直剖面图。图12是根据本公开的实施方案的在形成上部介电芯之后的示例性结构的另选构型的示意性竖直剖面图。图13A是根据本公开的实施方案的在形成漏极区之后的示例性结构的另选构型的竖直剖面图。图13B是图13A的示例性结构的第一构型的俯视图。之字形竖直平面A-A’是图13A的剖面的平面。图14A是根据本公开的实施方案的在形成背侧沟槽之后的示例性结构的示意性竖直剖面图。图14B是图14A的示例性结构的俯视图。之字形竖直平面A-A’是图14A的示意性竖直剖面图的平面。图14C是图14A和图14B的示例性结构中包括牺牲沟槽填充结构的区的俯视图。图14D是图14A和图14B中的示例性结构中包括背侧沟槽的区的俯视图。图15A是根据本公开的实施方案的在形成背侧凹陷部之后的示例性结构的示意性竖直剖面图。图15B是图15A的示例性结构的俯视图。之字形竖直平面A-A’是图15A的示意性竖直剖面图的平面。图16A至图16D是根据本公开的实施方案的在形成导电层期间的示例性结构的区的顺序竖直剖面图。图17A是根据本公开的实施方案的在保形沉积至少一种导电材料之后的示例性结构的示意性竖直剖面图。图17B是沿图17A中的水平平面B-B’截取的示例性结构的区的水平剖面图。图18A是根据本公开的实施方案的在进行各向异性蚀刻工艺之后的示例性结构的示意性竖直剖面图，该各向异性蚀刻工艺移除至少一种导电材料的水平部分并移除漏极选择层级沟槽中的至少一种导电材料的边缘区段。图18B是图18A的示例性结构的第一构型的俯视图。图18C是图18A的示例性结构的第二构型的俯视图。图19是根据本公开的实施方案的在形成非保形绝缘层和各向同性凹陷蚀刻之后的示例性结构的示意性竖直剖面图。图20是根据本公开的实施方案的在将该至少一种导电材料本文档来自技高网...

【技术保护点】
1.一种三维存储器器件，包括：/n绝缘层和导电层的交替堆叠，所述交替堆叠定位在衬底上方，其中所述导电层包括字线层级导电层和覆盖在所述字线层级导电层上面的至少一个漏极选择层级导电层；/n第一存储器堆叠结构，所述第一存储器堆叠结构延伸穿过所述交替堆叠；/n漏极选择层级沟槽，所述漏极选择层级沟槽竖直延伸穿过所述至少一个漏极选择层级导电层并沿第一水平方向横向延伸，并且将所述至少一个漏极选择层级导电层中的每个漏极选择层级导电层划分成多个漏极选择层级导电条带，所述多个漏极选择层级导电条带沿第二水平方向横向间隔开；和/n成对的竖直导电条带，其中每对竖直导电条带定位在所述漏极选择层级沟槽中的相应漏极选择层级沟槽内，并且所述竖直导电条带中的每个竖直导电条带具有沿所述第一水平方向横向延伸的一对竖直笔直侧壁。/n

【技术特征摘要】
【国外来华专利技术】20190322 US 16/361,7221.一种三维存储器器件，包括：
绝缘层和导电层的交替堆叠，所述交替堆叠定位在衬底上方，其中所述导电层包括字线层级导电层和覆盖在所述字线层级导电层上面的至少一个漏极选择层级导电层；
第一存储器堆叠结构，所述第一存储器堆叠结构延伸穿过所述交替堆叠；
漏极选择层级沟槽，所述漏极选择层级沟槽竖直延伸穿过所述至少一个漏极选择层级导电层并沿第一水平方向横向延伸，并且将所述至少一个漏极选择层级导电层中的每个漏极选择层级导电层划分成多个漏极选择层级导电条带，所述多个漏极选择层级导电条带沿第二水平方向横向间隔开；和
成对的竖直导电条带，其中每对竖直导电条带定位在所述漏极选择层级沟槽中的相应漏极选择层级沟槽内，并且所述竖直导电条带中的每个竖直导电条带具有沿所述第一水平方向横向延伸的一对竖直笔直侧壁。


2.根据权利要求1所述的三维存储器器件，其中所述第一存储器堆叠结构中的每个第一存储器堆叠结构具有水平表面，所述水平表面在包括所述漏极选择层级沟槽的底表面的水平平面内具有几何区段的形状。


3.根据权利要求2所述的三维存储器器件，其中所述竖直导电条带中的每个竖直导电条带覆盖在沿所述第一水平方向布置的相应行的水平表面上面。


4.根据权利要求3所述的三维存储器器件，其中所述第一存储器堆叠结构中的每个第一存储器堆叠结构包括平面侧壁，所述平面侧壁具有与相应水平表面的笔直边缘邻接的底部边缘，并且与所述漏极选择层级沟槽中的相应漏极选择层级沟槽的侧壁接触。


5.根据权利要求4所述的三维存储器器件，其中所述第一存储器堆叠结构中的每个第一存储器堆叠结构包括圆的圆柱形或椭圆的圆柱形侧壁，所述侧壁定位在包括所述漏极选择层级沟槽的所述底表面的所述水平平面下方，与相应水平表面的弯曲边缘邻接，并且横向界定包括所述漏极选择层级沟槽的所述底表面的所述水平平面下方的相应第一存储器堆叠结构的体积。


6.根据权利要求4所述的三维存储器器件，其中：
所述第一存储器堆叠结构中的每个第一存储器堆叠结构包括相应的第一存储器膜和相应的第一竖直半导体沟道；并且
每个第一竖直半导体沟道包括平坦平面部分，所述平坦平面部分具有平行于所述第一水平方向的竖直表面。


7.根据权利要求6所述的三维存储器器件，其中所述平坦平面部分通过所述相应的第一存储器膜的竖直平坦部分与所述竖直导电条带中的最近侧竖直导电条带横向间隔开。


8.根据权利要求6所述的三维存储器器件，其中所述第一存储器膜中的每个第一存储器膜包括堆叠，所述堆叠包括电荷存储层和隧穿介电层，所述隧穿介电层与所述第一竖直半导体沟道中的相应第一竖直半导体沟道接触。


9.根据权利要求2所述的三维存储器器件，其中所述竖直导电条带中的每个竖直导电条带在沿竖直方向的平面图中与每个第一存储器堆叠结构的存在于一行第一存储器堆叠结构内并且定位在包括所述竖直导电条带的底表面的所述水平平面下方的部分具有区域重叠。


10.根据权利要求1所述的三维存储器器件，还包括第二存储器堆叠结构，所述第二存储器堆叠结构在所述至少一个漏极选择层级导电层和所述字线层级导电层的每个层级处延伸穿过所述交替堆叠，所述交替堆叠具有圆形或椭圆形的水平剖面形状。


11.根据权利要求1所述的三维存储器器件，其中所述第一存储器堆叠结构中的每个第一存储器堆叠结构定位在所述竖直导电条带中的最近侧竖直导电条带的竖直平坦侧壁与所述多个漏极选择层级导电条带中的最近侧漏极选择层级导电条带的竖直凹形侧壁之间。


12.根据权利要求1所述的三维存储器器件，其中所述漏极选择层级导电层中的每个漏极选择层级导电层与所述竖直导电条带中的相应竖直导电条带接触。


13.根据权...

【专利技术属性】
技术研发人员：崔志欣，榊原清彦，张艳丽，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US