具有氮化硅阻挡层的SGT器件及制备方法技术

本发明专利技术提供一种具有氮化硅阻挡层的SGT器件及制备方法，包括从下至上依次层叠设置的金属化漏极、N+衬底、N‑漂移区和金属化源极；N‑漂移区中具有沟槽栅结构、P型掺杂区、P+重掺杂区和N+重掺杂区；沟槽栅结构包括氧化层、控制栅电极、氮化硅阻挡层和屏蔽栅电极；当器件正向导通时，控制栅电极接正电位，金属化漏极接正电位，金属化源极接零电位；当器件反向阻断时，控制栅电极和金属化源极短接且接零电位，金属化漏极接正电位；本发明专利技术具有较大的正向电流、较小的阈值电压、较小的导通电阻等特性，并且有效解决了SGT击穿电压不稳定的可靠性问题。

【技术实现步骤摘要】
具有氮化硅阻挡层的SGT器件及制备方法
本专利技术属于功率半导体
，具体涉及一种具有氮化硅阻挡层的SGT器件及其制备方法。
技术介绍
自2003年Fairchild半导体ZengJun博士提出Shield-gateVDMOS以来，这种具有低比导通电阻低栅电荷的器件便受到广泛关注。该器件在常规槽栅VDMOS槽内引入新的电极，可作为体内场板辅助耗尽器件漂移区载流子降低器件的比导通电阻，也可起屏蔽作用减小栅电极和漏电极的交叠面积从而降低器件的米勒电容降低栅电荷。相比传统VDMOS器件，屏蔽栅VDMOS器件具有功率损耗低、寄生电容小、开关速度快、高频特性好等优点，成为当前中低压应用领域的主流器件。由于屏蔽栅的引入，SGT存在着与时间相关的雪崩击穿不稳定性，严重影响SGT器件的可靠性。雪崩击穿产生的热空穴破坏屏蔽栅氧化层和硅界面的Si-H键，分离的氢向屏蔽栅扩散，Si的悬空键作为空穴陷阱工作。这导致SGT器件雪崩击穿电压随着应力时间的增加而先增大后减小，随着应力时间增加，当器件的雪崩击穿电压低于系统工作电压，器件容易发生失效，影响整个系统的本文档来自技高网...

【技术保护点】
1.一种具有氮化硅阻挡层的SGT器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)和金属化源极(11)；/n所述N-漂移区(3)中具有沟槽栅结构、P型掺杂区(4)、P+重掺杂区(6)和N+重掺杂区(5)；/n所述沟槽栅结构包括氧化层(8)、位于氧化层(8)内部的控制栅电极(7)及氮化硅阻挡层(9)和屏蔽栅电极(10)，氮化硅阻挡层(9)和屏蔽栅电极(10)位于控制栅电极(7)下方，控制栅电极(7)和屏蔽栅电极(10)不接触，氮化硅阻挡层(9)为U形，氮化硅阻挡层(9)位于屏蔽栅电极(10)左右两侧和底部的氧化层(8)中；/nP型掺杂区(4)位于所述沟...

【技术特征摘要】
1.一种具有氮化硅阻挡层的SGT器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)和金属化源极(11)；
所述N-漂移区(3)中具有沟槽栅结构、P型掺杂区(4)、P+重掺杂区(6)和N+重掺杂区(5)；
所述沟槽栅结构包括氧化层(8)、位于氧化层(8)内部的控制栅电极(7)及氮化硅阻挡层(9)和屏蔽栅电极(10)，氮化硅阻挡层(9)和屏蔽栅电极(10)位于控制栅电极(7)下方，控制栅电极(7)和屏蔽栅电极(10)不接触，氮化硅阻挡层(9)为U形，氮化硅阻挡层(9)位于屏蔽栅电极(10)左右两侧和底部的氧化层(8)中；
P型掺杂区(4)位于所述沟槽栅结构两侧的N-漂移区(3)的顶层，P+重掺杂区(6)和N+重掺杂区(5)并排位于所述P型掺杂区(4)的顶层，所述P型掺杂区(4)、N+重掺杂区(5)靠近控制栅电极(7)的侧面都与所述氧化层(8)接触；P型掺杂区(4)的垂直深度不超过控制栅电极(7)的深度；P+重掺杂区(6)和N+重掺杂区(5)的上表面都和金属化源极(11)接触，金属化源极(11)和控制栅电极(7)通过所述氧化层(8)相隔离；屏蔽栅电极(10)和金属化源极(11)短接；
当器件正向导通时，控制栅电极(7)接正电位，金属化漏极(1)接正电位，金属化源极(11)接零电位；当器件反向阻断时，控制栅电极(7)和金属化源极(11)短接且接零电位，金属化漏极(1)接正电位。


2.根据权利要求1所述的一种具有氮化硅阻挡层的SGT器件，其特征在于：所述氧化层(8)为二氧化硅，或者为二氧化硅和氮化硅的复合材料。


3.根据权利要求1所述的一种具有氮化硅阻挡层的SGT器件，其特征在于：所述控制栅电...

【专利技术属性】
技术研发人员：李泽宏，莫家宁，王彤阳，叶俊，肖璇，
申请(专利权)人：电子科技大学，无锡华润华晶微电子有限公司，
类型：发明
国别省市：四川;51