半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，包括：覆盖在源漏区以及栅极结构表面的第一富硅氧化物层，在第一富硅氧化物层的表面形成有接触刻蚀停止层。层间膜形成于接触刻蚀停止层的表面并将栅极结构之间的间隔区域完全填充。层间膜采用HDP氧化膜。第一富硅氧化物层由多层富硅氧化物子层叠加而成，各层富硅氧化物子层分开沉积使得各上下相邻的所述富硅氧化物子层之间存在界面层，通过调节界面层的层数来防止层间膜的形成工艺中的等离子体电荷穿过从而保护栅介质层。本发明专利技术还公开了一种半导体器件的制造方法。本发明专利技术能防止层间膜的等离子体电荷扩散到栅介质层中，从而能提高栅介质层的击穿电压。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种半导体器件。本专利技术还涉及一种半导体器件的制造方法。
技术介绍
如图1所示，是现有半导体器件的结构示意图；现有半导体器件包括：形成于半导体衬底101表面的栅极结构，所述栅极结构依次叠加的栅介质层102和栅极导电材料层103。通常，所述半导体衬底101包括硅衬底。所述栅介质层102的材料采用二氧化硅。所述栅极导电材料层103为多晶硅栅。在其他实施例中也能为：所述栅介质层102的材料采用高介电常数材料，所述栅极导电材料层103为金属栅。在所述栅极结构两侧的所述半导体衬底101中形成有源区104和漏区105。富硅氧化物层106覆盖在所述源区104和所述漏区105的表面以及所述栅极结构的顶部表面和侧面。在所述富硅氧化物层106的表面形成有接触刻蚀停止层107。所述接触刻蚀停止层107的材料采用氮化硅。层间膜108形成于所述接触刻蚀停止层107的表面，所述层间膜108将所述栅极结构之间的间隔区域完全填充。所述层间膜本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n形成于半导体衬底表面的栅极结构，所述栅极结构依次叠加的栅介质层和栅极导电材料层；/n在所述栅极结构两侧的所述半导体衬底中形成有源区和漏区；/n第一富硅氧化物层覆盖在所述源区和所述漏区的表面以及所述栅极结构的顶部表面和侧面；/n在所述第一富硅氧化物层的表面形成有接触刻蚀停止层；/n层间膜形成于所述接触刻蚀停止层的表面，所述层间膜将所述栅极结构之间的间隔区域完全填充；/n所述层间膜采用HDP氧化膜；/n所述第一富硅氧化物层由多层富硅氧化物子层叠加而成，各层所述富硅氧化物子层分开沉积使得各上下相邻的所述富硅氧化物子层之间存在界面层，通过调节所述界面层的层数来...

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
形成于半导体衬底表面的栅极结构，所述栅极结构依次叠加的栅介质层和栅极导电材料层；
在所述栅极结构两侧的所述半导体衬底中形成有源区和漏区；
第一富硅氧化物层覆盖在所述源区和所述漏区的表面以及所述栅极结构的顶部表面和侧面；
在所述第一富硅氧化物层的表面形成有接触刻蚀停止层；
层间膜形成于所述接触刻蚀停止层的表面，所述层间膜将所述栅极结构之间的间隔区域完全填充；
所述层间膜采用HDP氧化膜；
所述第一富硅氧化物层由多层富硅氧化物子层叠加而成，各层所述富硅氧化物子层分开沉积使得各上下相邻的所述富硅氧化物子层之间存在界面层，通过调节所述界面层的层数来防止所述层间膜的形成工艺中的等离子体电荷穿过所述第一富硅氧化物层并从而保护所述栅介质层，提高所述栅介质层的击穿电压。


2.如权利要求1所述的半导体器件，其特征在于：所述半导体衬底包括硅衬底。


3.如权利要求2所述的半导体器件，其特征在于：所述栅介质层的材料包括二氧化硅或高介电常数材料。


4.如权利要求3所述的半导体器件，其特征在于：所述栅极导电材料层为多晶硅栅或者为金属栅。


5.如权利要求1所述的半导体器件，其特征在于：所述第一富硅氧化物层的厚度设置为目标值，所述界面层的层数根据保护所述栅介质层的需要设置，所述界面层的层数越多，对所述栅介质层的保护能力越强，各所述富硅氧化物子层的厚度越薄。


6.如权利要求5所述的半导体器件，其特征在于：各所述富硅氧化物子层的硅氧比值相同或者不同。


7.如权利要求1所述的半导体器件，其特征在于：所述接触刻蚀停止层的材料采用氮化硅。


8.如权利要求1所述的半导体器件，其特征在于：在所述源区、所述漏区和所述栅极导电材料层的顶部都形成有穿过所述层间膜、所述富硅氧化物层和所述接触刻蚀停止层的接触孔。


9.一种半导体器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底表面形成有栅极结构，所述栅极结构依次叠加的栅介质层...

【专利技术属性】
技术研发人员：王虎，何应春，张继亮，顾林，陈翔，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：江苏;32