存储器系统的掉电测试控制电路、测试系统及方法技术方案

本申请提供了一种存储器系统的掉电测试控制电路。该存储器系统的掉电测试控制电路包括：控制模块，复位模块和放电模块，其中，控制模块与电源端连接，并被配置为基于接收的上电指令使电源端与存储器系统接通，或者基于接收的放电指令使放电模块与存储器系统接通；复位模块被配置为根据来自存储器系统的控制信号生成上电指令或者放电指令；以及放电模块被配置为当放电模块与存储器系统接通时，使存储器系统放电。该存储器系统的掉电测试控制电路能够精准地控制存储器系统的放电时间节点，并且能够使存储器系统自动上电，以实现存储器系统在掉电测试中自动循环工作。

【技术实现步骤摘要】
存储器系统的掉电测试控制电路、测试系统及方法
本申请涉及存储器
，更具体地，涉及存储器系统的掉电测试控制电路、测试系统及方法。
技术介绍
在存储器例如SSD(固态硬盘，SolidStateDrive)产品开发试制阶段，研发人员需要测试在主电源快速掉电的情况下，存储器产品写入数据的完整性。存储器产品通常通过增设储能电容使存储器产品具备掉电保护功能，在测试过程中，需要将储能电容中的电荷释放掉，并重新为存储器产品提供主电源，以实现多次重复的掉电测试。基于此测试需求，需要设计相应的放电控制电路。现有的放电控制电路通常通过提供低阻抗通路，以实现主电源储能电容电荷的迅速释放，达到快速放电的目的。然而，一部分放电控制电路需要手动触发(例如按键方式)来启动放电操作，这种方式无法实现自动化测试过程并且放电时间节点无法精准控制。还有一部分放电控制电路通过上位机软件触发(例如CLI控制的GPIO方式)来启动放电操作，这种方式需要上位机软件主动查询或者需要等待存储器的相应状态反馈后再启动放电操作，存在一定的延时性。此外，这些放电控制电路大多需要通过手动触本文档来自技高网...

【技术保护点】
1.一种存储器系统的掉电测试控制电路，其特征在于，包括：控制模块，复位模块和放电模块，其中，/n所述控制模块与电源端连接，并被配置为基于接收的上电指令使所述电源端与存储器系统接通，和/或基于接收的放电指令使所述放电模块与所述存储器系统接通；/n所述复位模块被配置为根据来自所述存储器系统的控制信号生成所述上电指令和/或所述放电指令；以及/n所述放电模块被配置为在所述放电模块与所述存储器系统接通的情况下，使所述存储器系统放电。/n

【技术特征摘要】
1.一种存储器系统的掉电测试控制电路，其特征在于，包括：控制模块，复位模块和放电模块，其中，
所述控制模块与电源端连接，并被配置为基于接收的上电指令使所述电源端与存储器系统接通，和/或基于接收的放电指令使所述放电模块与所述存储器系统接通；
所述复位模块被配置为根据来自所述存储器系统的控制信号生成所述上电指令和/或所述放电指令；以及
所述放电模块被配置为在所述放电模块与所述存储器系统接通的情况下，使所述存储器系统放电。


2.根据权利要求1所述的控制电路，其特征在于，所述控制模块还被配置为在所述电源端与所述存储器系统接通的情况下，控制所述放电模块与所述存储器系统断开；以及在所述放电模块与所述存储器系统接通的情况下，控制所述电源端与所述存储器系统断开。


3.根据权利要求1或2所述的控制电路，其特征在于，所述控制模块还被配置为根据上位机发送的放电指令使所述放电模块与所述存储器系统接通，以使所述存储器系统放电。


4.根据权利要求3所述的控制电路，其特征在于，所述控制模块包括：第一晶体管、第二晶体管、第三晶体管、第一电阻、第二电阻、第三电阻以及第四电阻，其中，
所述第一晶体管的第一端与所述电源端和所述第一电阻的一端连接，所述第一晶体管的第二端与所述存储器系统和所述放电模块连接，并且所述第一晶体管的栅极端与所述第一电阻的另一端共同连接至第一节点；以及
所述第二晶体管的第一端通过所述第二电阻连接至所述第一节点，所述第二晶体管的栅极端连接至第二节点，并且所述第二节点通过所述第三电阻与所述电源端连接以及通过所述第四电阻与所述第二晶体管的第二端连接，所述第二晶体管的第二端接地；以及
所述第三晶体管的栅极端连接至所述复位模块，所述第三晶体管第一端连接至所述第二节点，并且所述第三晶体管的第二端接地。


5.根据权利要求4所述的控制电路，其特征在于，所述第一晶体管为PMOS晶体管，所述第一晶体管的第一端为源极端，并且所述第一晶体管的第二端为漏极端。


6.根据权利要求5所述的控制电路，其特征在于，所述第二晶体管为NMOS晶体管，所述第二晶体管的第一端为漏极端，并且所述第二晶体管的第二端为源极端。


7.根据权利要求6所述的控制电路，其特征在于，所述第三晶体管为NMOS晶体管，所述第三晶体管的第一端为漏极端，并且所述第三晶体管的第二端为源极端。


8.根据权利要求4或7所述的控制电路，其特征在于，所述第二晶体管的栅极端根据所述上位机发出的放电指令控制所述第二晶体管关断，以使所述放电模块与所述存储器系统接通。


9.根据权利要求8所述的控制电路，其特征在于，还包括：桥接芯片，被配置为接收所述上位机发送的放电指令并施加于所述第二节点。


10.根据权利要求9所述的控制电路，其特征在于，所述复位模块包括：
复位芯片，连接至所述第三晶体管的栅极端，并且被配置为根据来自所述存储器系统的控制信号生成所述放电指令/上电指令，以使所述第三晶体管导通/关断。


11.根据权利要求10所述的控制电路，其特征在于，所述复位芯片包括：
输入端，用于接收所述存储器系统的控制信号；以及
输出端，用于根据所述存储器系统的控制信号控制所述第三晶体管导通或者关断。


12.根据权利要求11所述的控制电路，其特征在于，所述复位芯片还被配置为相对于所述输入端接收到来自所述存储器系统的所述控制信号的时间点延迟预定时间之后，所述输出端输出所述上电指令。


13.根据权利要求4、11或12中的任一项所述的控制电路，其特征在于，所述...

【专利技术属性】
技术研发人员：武恒文，朱捷，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42