锁相检测装置和锁相检测方法、锁相环制造方法及图纸

本发明专利技术提供了一种锁相检测装置和锁相检测方法、锁相环，包括参考脉冲产生电路、反馈脉冲产生电路、复位电路、重置信号产生电路、脉冲采集电路以及锁相判断电路；参考时钟输入参考脉冲产生电路产生参考脉冲，所述参考脉冲输入脉冲采集电路和重置信号产生电路；反馈时钟输入反馈脉冲产生电路，反馈脉冲产生电路输出反馈脉冲，所述反馈脉冲输入脉冲采集电路；脉冲采集电路以反馈脉冲作为时钟端输入，参考脉冲作为计数端输入，输出锁相使能信号；所述锁相使能信号输出至所述锁相判断电路，所述锁相判断电路计数达到预设值后输出锁定信号。本方案提供了一种精度和结构简单并存的检测装置。

【技术实现步骤摘要】
锁相检测装置和锁相检测方法、锁相环
本专利技术涉及锁相环
，尤其涉及一种锁定检测电路。
技术介绍
PLL(PhaseLockedLoop)为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。PLL是否实现对时钟频率的锁定决定了后续电路模块能否开始工作，也影响后续电路工作的性能。在目前的应用中，锁相环有模拟和数字等两种检测方法。一种是最为简单的数字检测方案，通过连续结果时钟周期检测到鉴相的脉宽小于某个阈值，作为锁定的有效判断规则。另外一种方案是采用模拟电路的方案进行锁定检测，也称为N沟道漏级开路检测，它的实现原则是通过对于PFD输出的超前和滞后脉冲做XOR操作，直接将得出的结果输出。由于XOR的结果有是一串高低的脉冲，所以需要外部电路作滤波处理才能得到一个电平值，而且由于是漏级开路逻辑，所以需要在输出上接上拉电阻。目前的数字检测方法如果遇到参考时钟丢失、需要驱动比较精准的VCXO和在高频率下鉴相等情况时，会使得结果不太可靠，而且对于短时间的失锁无法识别，灵敏度也比较低，无法检测短脉冲。目前模拟检测方法的问题是，虽然对比数字检测会体现在高频上鉴频比较有优势但设计方法比较麻烦，还需要计算滤波电容、上拉和串接电容。<br>
技术实现思路
本专利技术针对上述问题，提供了一种精度和结构简单并存的检测装置。为了解决上述技术问题，本专利技术通过下述技术方案得以解决：一种锁相检测装置，包括参考脉冲产生电路、反馈脉冲产生电路、脉冲采集电路以及锁相判断电路；参考时钟输入参考脉冲产生电路产生参考脉冲，所述参考脉冲输入脉冲采集电路和重置信号产生电路；反馈时钟输入反馈脉冲产生电路，反馈脉冲产生电路输出反馈脉冲，所述反馈脉冲输入脉冲采集电路；脉冲采集电路以反馈脉冲作为时钟端输入，参考脉冲作为计数端输入，输出锁相使能信号；所述锁相使能信号输出至所述锁相判断电路，所述锁相判断电路计数达到预设值后输出锁定信号。可选的，还包括复位电路，所述复位电路分别连接所述参考脉冲产生电路、反馈脉冲产生电路、重置信号产生电路、脉冲采集电路以及锁相判断电路。可选的，所述脉冲采集电路包括D触发器，反馈脉冲输入D触发器的时钟输入端，参考脉冲作为D触发器数据端输入，用以输出锁相使能信号。可选的，所述参考脉冲产生电路包括参考分频电路，所述参考分频电路用于得到八路分频信号正值REF_1～REF_8和八路分频信号负值REF_N1～REF_N8，所述REF_1～REF_8是与所述REF_N1～REF_N8一一对应的正值信号。可选的，所述参考脉冲产生电路还包括与门逻辑电路，所述与门逻辑电路包括四个第一与门，两个第二与门，一个第一与门，所述第一与门输入所述反馈分频电路输出的REF_N1～REF_N7以及REF_8；两个第二与门，用于接收四个第一与门输出的第一逻辑信号；一个第三与门，用于接收两个第二与门输出的第二逻辑信号；所述第三与门输出第三逻辑信号。可选的，还包括重置信号产生电路，所述重置信号产生电路输出分频重置信号，输入所述反馈脉冲电路，用于重置所述反馈脉冲电路的分频。可选的，所述重置信号产生电路包括四个第一与门，两个第二与门，一个第一与门，所述第一与门输入所述参考分频电路输出的REF_N1～REF_N8；两个第二与门，用于接收四个第一与门输出的第一逻辑信号；一个第三与门，用于接收两个第二与门输出的第二逻辑信号；所述第三与门输出第三逻辑信号。可选的，所述反馈脉冲产生电路包括反馈分频电路，所述反馈分频电路用于得到八路分频信号正值REF_1～REF_8和八路分频信号负值FB_N1～FB_N8，所述FB_1～FB_8是与所述FB_N1～FB_N8一一对应的正值信号。可选的，所述反馈脉冲产生电路还包括与门逻辑电路，所述与门逻辑电路包括四个第一与门，两个第二与门，一个第一与门，所述第一与门输入所述反馈分频电路输出的FB_N1～FB_N7以及FB_8；两个第二与门，用于接收四个第一与门输出的第一逻辑信号；一个第三与门，用于接收两个第二与门输出的第二逻辑信号；所述第三与门输出第三逻辑信号。可选的，还包括D触发器，所述D触发器的时钟输入端用于接收所述第三逻辑信号，所述D触发器的数据端用于接收VDD信号，输出反馈控制信号，所述反馈控制信号反相后与所述第三逻辑信号一起输入第四与门，所述第四与门输出反馈脉冲信号。可选的，所述复位电路包括bypass模式输入信号和Powerdown模式输入信号，所述bypass模式输入信号和所述Powerdown模式输入信号分别通过非门后输入一与门，该与门输出的逻辑信号与所述Powerdown模式输入信号一起输入至另一与门后输出复位信号。本专利技术还提供一种锁相检测方法，包括以下步骤：获取锁相环的参考时钟和反馈时钟的二分频信号；对所述二分频信号执行多位逻辑运算得到参考脉冲、反馈脉冲；以参考脉冲采集反馈脉冲，获取锁相使能信号；以计数器执行所述锁相使能信号，输出锁定结果。可选的，对所述二分频信号执行多位逻辑运算得到周期重置信号，所述反馈脉冲受所述周期重置信号控制。本专利技术还提供一种锁相环，针对所述锁相环完成有效的锁定检测。本专利技术的有益效果：本专利技术针对DDR内部的PLL应用，在DDR内部中，工作时钟比较高，而且双沿都会用到，所以对PLL需要更稳定和灵敏和鉴相方式的要求，本方案提供一种精度和结构简单并存的检测装置和监测方法。具体的，1)判断锁相的方式以反馈脉冲采集参考脉冲，减少判断区域宽度的环节。2)通过增加动态重置电路，增加了电路对于出现时钟输入状态变化的反应速度，也对短时间的时钟变化有一定适应性。3)通过对参考和反馈时钟的逻辑运算和分频处理后，得到的参考脉冲和反馈脉冲的相对位置的比较方式比较简单，但并未降低精度和反应速度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是锁相检测装置整体结构框图；图2是参考脉冲产生电路电路图；图3是反馈脉冲产生电路电路图；图4是重置信号产生电路电路图；图5复位电路电路图；图6是脉冲采集电路电路图；图7是锁相判断电路电路图。具体实施方式为使本专利技术的目的、技术方本文档来自技高网...

【技术保护点】
1.一种锁相检测装置，其特征在于，包括参考脉冲产生电路、反馈脉冲产生电路、脉冲采集电路以及锁相判断电路；/n参考时钟输入参考脉冲产生电路产生参考脉冲，所述参考脉冲输入脉冲采集电路和重置信号产生电路；/n反馈时钟输入反馈脉冲产生电路，反馈脉冲产生电路输出反馈脉冲，所述反馈脉冲输入脉冲采集电路；/n脉冲采集电路以反馈脉冲作为时钟端输入，参考脉冲作为计数端输入，输出锁相使能信号；/n所述锁相使能信号输出至所述锁相判断电路，所述锁相判断电路计数达到预设值后输出锁定信号。/n

【技术特征摘要】
1.一种锁相检测装置，其特征在于，包括参考脉冲产生电路、反馈脉冲产生电路、脉冲采集电路以及锁相判断电路；
参考时钟输入参考脉冲产生电路产生参考脉冲，所述参考脉冲输入脉冲采集电路和重置信号产生电路；
反馈时钟输入反馈脉冲产生电路，反馈脉冲产生电路输出反馈脉冲，所述反馈脉冲输入脉冲采集电路；
脉冲采集电路以反馈脉冲作为时钟端输入，参考脉冲作为计数端输入，输出锁相使能信号；
所述锁相使能信号输出至所述锁相判断电路，所述锁相判断电路计数达到预设值后输出锁定信号。


2.根据权利要求1所述的锁相检测装置，还包括复位电路，所述复位电路分别连接所述参考脉冲产生电路、反馈脉冲产生电路、重置信号产生电路、脉冲采集电路以及锁相判断电路。


3.根据权利要求1所述的锁相检测装置，所述脉冲采集电路包括D触发器，反馈脉冲输入D触发器的时钟输入端，参考脉冲作为D触发器数据端输入，用以输出锁相使能信号。


4.根据权利要求1所述的锁相检测装置，所述参考脉冲产生电路包括参考分频电路，所述参考分频电路用于得到八路分频信号正值REF_1～REF_8和八路分频信号负值REF_N1～REF_N8，所述REF_1～REF_8是与所述REF_N1～REF_N8一一对应的正值信号。


5.根据权利要求4所述的锁相检测装置，所述参考脉冲产生电路还包括与门逻辑电路，
所述与门逻辑电路包括四个第一与门，两个第二与门，一个第一与门，所述第一与门输入所述反馈分频电路输出的REF_N1～REF_N7以及REF_8；
两个第二与门，用于接收四个第一与门输出的第一逻辑信号；
一个第三与门，用于接收两个第二与门输出的第二逻辑信号；
所述第三与门输出第三逻辑信号。


6.根据权利要求4所述的锁相检测装置，还包括重置信号产生电路，所述重置信号产生电路输出分频重置信号，输入所述反馈脉冲电路，用于重置所述反馈脉冲电路的分频。


7.根据权利要求6所述的锁相检测装置，所述重置信号产生电路包括四个第一与门，两个第二与门，一个第一与门，所述第一与门输入所述参考分频电路输出的REF_N1～REF_N8；
两个第二与门，用于接收四个第一...

【专利技术属性】
技术研发人员：袁菌，
申请(专利权)人：杭州雄迈集成电路技术股份有限公司，
类型：发明
国别省市：浙江;33