时钟信号生成装置及方法制造方法及图纸

公开了一种时钟信号生成装置和方法。所述装置包括：时钟延迟电路，该时钟延迟电路被配置成接收参考时钟信号并且通过使用参考时钟信号来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及输出电路，该输出电路被配置成接收N个延迟时钟信号，并且输出N个延迟时钟信号中的至少一部分延迟时钟信号作为输出时钟信号，其中，所述至少一部分延迟时钟信号中的在时间上较晚输出的延迟时钟信号的相位延迟大于或等于在时间上较早输出的延迟时钟信号的相位延迟，并且其中，输出时钟信号的周期大于或等于参考时钟信号的周期。

【技术实现步骤摘要】
时钟信号生成装置及方法相关申请的交叉引用本申请要求于2020年1月9日在韩国知识产权局提交的韩国专利申请第10-2020-0003170号的优先权，出于所有目的，其全部内容通过引用并入本文中。
本公开内容涉及生成扩频时钟信号的扩频时钟信号生成装置。本公开内容还涉及用于生成扩频时钟信号的扩频时钟信号生成方法。
技术介绍
电子电路可以以时钟信号的频率发射电磁能，这可能会阻碍其他电子装置的操作。这样的电磁能可以被称为电磁干扰(EMI)。通常，可以规定电磁干扰的最大允许发射量，超过最大允许发射量可能会使其他电子装置出现无法接受的障碍。近来，对电子装置的高性能规格的要求可能会增加这样的电子装置的面积、电流消耗以及使用频率，使得EMI的发射量趋于增大。用于减少这样的EMI的发射量的方法可以包括用于分配时钟信号频率的带宽的方法。这样的方法可以被称为“扩频时钟”。
技术实现思路
提供本
技术实现思路
来以简化形式介绍一系列概念，这些概念将在下面的具体实施方式中进一步描述。本
技术实现思路
既不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。在一个总体方面中，一种时钟信号生成装置包括：时钟延迟电路，该时钟延迟电路被配置成接收参考时钟信号并且通过使用参考时钟信号来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及输出电路，该输出电路被配置成接收N个延迟时钟信号并且输出N个延迟时钟信号中的至少一部分延迟时钟信号作为输出时钟信号，其中，所述至少一部分延迟时钟信号中在时间上较晚输出的延迟时钟信号的相位延迟大于或等于在时间上较早输出的延迟时钟信号的相位延迟，并且其中，输出时钟信号的周期大于或等于参考时钟信号的周期。时钟延迟电路可以包括串联连接的N个子时钟延迟电路。输出电路可以被配置成仅输出所述至少一部分延迟时钟信号中的具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。响应于要被输出的延迟时钟信号具有超过2π的相位延迟，输出电路可以被配置成输出参考时钟信号以代替要被输出的延迟时钟信号。该装置还可以包括相位连接电路，该相位连接电路被配置成识别N个延迟时钟信号中具有超过2π的相位延迟的延迟时钟信号并且根据识别结果生成参考标识符。基于参考标识符，输出电路可以被配置成仅输出所述至少一部分延迟时钟信号中的具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。输出电路可以包括：存储器，该存储器包括用于识别所述至少一部分延迟时钟信号的配置文件；以及输出模块，该输出模块被配置成通过使用包括在配置文件中的标识符，从N个延迟时钟中选择至少一部分延迟时钟信号。输出模块可以被配置成生成计数值，通过使用配置文件读取与计数值对应的标识符，并且通过使用标识符来选择至少一部分延迟时钟信号。该装置还可以包括补偿电路，该补偿电路被配置成响应于输出时钟信号的周期小于参考时钟信号的周期而生成补偿值，使得输出时钟信号对应于参考时钟信号。在另一总体方面中，一种时钟信号生成装置包括：时钟延迟电路，该时钟延迟电路被配置成接收参考时钟信号并且通过将参考时钟信号顺序地延迟来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及输出电路，该输出电路被配置成接收N个延迟时钟信号，从N个延迟时钟信号和参考时钟信号中选择部分时钟信号，并且按照从最小相位延迟到最大相位延迟的顺序输出所选择的部分时钟信号作为输出时钟信号，其中，输出时钟信号的周期大于或等于参考时钟信号的周期。该装置还可以包括相位连接电路，该相位连接电路被配置成检测N个延迟时钟信号的相位并且生成用于识别N个延迟时钟信号中具有超过2π的相位延迟的延迟时钟信号的参考标识符。基于参考标识符，输出电路可以仅输出所述部分时钟信号中的具有大于或等于0并且小于2π的相位延迟的时钟信号。基于参考标识符，输出电路可以被配置成输出参考时钟信号或所述部分时钟信号中具有小的相位延迟的第一时钟信号，以代替所述部分时钟信号中具有超过2π的相位延迟的时钟信号。该装置还可以包括补偿电路，该补偿电路被配置成响应于输出时钟信号的周期小于参考时钟信号的周期而生成补偿值，使得输出时钟信号对应于参考时钟信号。在另一总体方面中，一种时钟信号生成方法包括：接收参考时钟信号；通过使用参考时钟信号来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及顺序地输出N个延迟时钟信号中的至少一部分延迟时钟信号作为输出时钟信号，其中，所述至少一部分延迟时钟信号中在时间上较晚输出的延迟时钟信号的相位延迟大于或等于在时间上较早输出的延迟时钟信号的相位延迟，并且其中，输出时钟信号的周期大于或等于参考时钟信号的周期。顺序地输出可以包括：仅输出所述至少一部分延迟时钟信号中具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。顺序地输出可以包括：识别所述至少一部分延迟时钟信号中具有超过2π的相位延迟的过度相位延迟时钟信号；以及输出参考时钟信号和至少一部分延迟时钟信号中具有最小相位延迟的最小相位延迟时钟信号，以代替过度相位延迟时钟信号。顺序地输出可以包括：根据周期生成计数值，以及顺序地输出所述至少一部分延迟时钟信号中与计数值对应的延迟时钟信号。在另一总体方面中，一种时钟信号生成方法包括：接收参考时钟信号；通过将参考时钟信号顺序地延迟来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；接收N个延迟时钟信号；从N个延迟时钟信号和参考时钟信号中选择部分时钟信号；以及按照从最小相位延迟到最大相位延迟的顺序输出所述部分时钟信号作为输出时钟信号，其中，输出时钟信号的周期大于或等于参考时钟信号的周期。该方法还可以包括：检测N个延迟时钟信号的相位，以及生成识别N个延迟时钟信号中具有超过2π的相位延迟的延迟时钟信号的参考标识符。该方法还可以包括：基于参考标识符，输出参考时钟信号或所述部分时钟信号中具有小的相位延迟的第一时钟信号，以代替所述部分时钟信号中具有超过2π的相位延迟的时钟信号。该方法还可以包括：响应于输出时钟信号的周期小于参考时钟信号的周期而生成补偿值，使得输出时钟信号对应于参考时钟信号。根据以下具体实施方式、附图以及权利要求，其他特征和方面将是明显的。附图说明图1示出了根据一个或更多个实施方式的扩频时钟生成系统。图2示出了根据一个或更多个实施方式的时钟延迟电路。图3示出了根据一个或更多个实施方式的参考时钟信号和延迟时钟信号。图4示出了根据一个或更多个实施方式的输出电路。图5和图6是用于描述根据一个或更多个实施方式的输出模块的操作的图。图7示出了根据一个或更多个实施方式的相位连接电路的操作。图8是示出根据一个或更多个实施方式的扩频时钟生成电路的操作方法的流程图。在整个附图和具体实施方式中，相同的附图标记是指相同的元件。附图可能未按比例绘制，并且为了清楚、说明和方便起见，附图中的元件的相对尺寸、比例和描述可能本文档来自技高网...

【技术保护点】
1.一种时钟信号生成装置，包括：/n时钟延迟电路，所述时钟延迟电路被配置成接收参考时钟信号并且通过使用所述参考时钟信号来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及/n输出电路，所述输出电路被配置成接收所述N个延迟时钟信号，并且输出所述N个延迟时钟信号中的至少一部分延迟时钟信号作为输出时钟信号，/n其中，所述至少一部分延迟时钟信号中的、在时间上较晚输出的延迟时钟信号的相位延迟大于或等于在时间上较早输出的延迟时钟信号的相位延迟，/n并且其中，所述输出时钟信号的周期大于或等于所述参考时钟信号的周期。/n

【技术特征摘要】
20200109 KR 10-2020-00031701.一种时钟信号生成装置，包括：
时钟延迟电路，所述时钟延迟电路被配置成接收参考时钟信号并且通过使用所述参考时钟信号来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及
输出电路，所述输出电路被配置成接收所述N个延迟时钟信号，并且输出所述N个延迟时钟信号中的至少一部分延迟时钟信号作为输出时钟信号，
其中，所述至少一部分延迟时钟信号中的、在时间上较晚输出的延迟时钟信号的相位延迟大于或等于在时间上较早输出的延迟时钟信号的相位延迟，
并且其中，所述输出时钟信号的周期大于或等于所述参考时钟信号的周期。


2.根据权利要求1所述的装置，其中，所述时钟延迟电路包括串联连接的N个子时钟延迟电路。


3.根据权利要求1所述的装置，其中，所述输出电路被配置成仅输出所述至少一部分延迟时钟信号中的、具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。


4.根据权利要求3所述的装置，其中，所述输出电路被配置成响应于要被输出的延迟时钟信号具有超过2π的相位延迟，而输出所述参考时钟信号以代替要被输出的延迟时钟信号。


5.根据权利要求1所述的装置，还包括相位连接电路，所述相位连接电路被配置成识别所述N个延迟时钟信号中具有超过2π的相位延迟的延迟时钟信号，并且根据识别结果生成参考标识符。


6.根据权利要求5所述的装置，其中，所述输出电路被配置成基于所述参考标识符，仅输出所述至少一部分延迟时钟信号中的、具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。


7.根据权利要求1所述的装置，其中，所述输出电路包括：
存储器，所述存储器包括用于识别所述至少一部分延迟时钟信号的配置文件；以及
输出模块，所述输出模块被配置成通过使用包括在所述配置文件中的标识符，从所述N个延迟时钟信号中选择所述至少一部分延迟时钟信号。


8.根据权利要求7所述的装置，其中，所述输出模块被配置成生成计数值，通过使用所述配置文件来读取与所述计数值对应的标识符，并且通过使用所述标识符来选择所述至少一部分延迟时钟信号。


9.根据权利要求1所述的装置，还包括补偿电路，所述补偿电路被配置成响应于所述输出时钟信号的周期小于所述参考时钟信号的周期而生成补偿值，使得所述输出时钟信号对应于所述参考时钟信号。


10.一种时钟信号生成装置，包括：
时钟延迟电路，所述时钟延迟电路配置成接收参考时钟信号并且通过将所述参考时钟信号顺序地延迟来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及
输出电路，所述输出电路被配置成接收所述N个延迟时钟信号，从所述N个延迟时钟信号和所述参考时钟信号中选择部分时钟信号，并且按照从最小相位延迟到最大相位延迟的顺序输出所选择的部分时钟信号作为输出时钟信号，
其中，所述输出时钟信号的周期大于或等于所述参考时钟信号的周期。


11.根据权利要求10所述的装置，还包括相位连接电路，所述相位连接电路被配置成检测所述N个延迟时钟信号的相位，并且生成用于识别所述N个延迟时钟信号...

【专利技术属性】
技术研发人员：金动昊，卢吉成，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国;KR