一种核电厂DCS平台时钟源性能提高系统及方法技术方案

本发明专利技术公开了一种核电厂DCS平台时钟源性能提高系统及方法，本发明专利技术的系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器；接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号；数字鉴相器用于根据输入的接收机的1PPS和本地时钟源经所述分频器分频的1PPS之间的相位差值输出与差值线性相关的控制字；数字环路滤波器对数字鉴相器输出的控制字进行处理输出频率控制字；频率控制字选择器根据系统工作模式，选择输出相应的频率控制字以驱动直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。本发明专利技术提高核电厂DCS平台系统稳定性及可靠性。

【技术实现步骤摘要】
一种核电厂DCS平台时钟源性能提高系统及方法
本专利技术属于核电厂仪控
，具体涉及一种核电厂DCS平台时钟源性能提高系统及方法。
技术介绍
核电厂DCS平台通常使用普通有源晶振作为平台时钟源，这种时钟源的频率精度在其出厂的起点下依靠自身的稳定度和老化率来保证，其频率精度误差会随着时间的推移以及温度等环境因素的变化而逐渐增大；大的时钟抖动会导致ADC采样输出的信噪比恶化，也会增加数字通信系统的误码率，使得核电厂DCS平台稳定性及可靠性存在一定的风险。
技术实现思路
为了提高核电厂DCS平台稳定性和可靠性，本专利技术提供了一种核电厂DCS平台时钟源性能提高系统。本专利技术通过下述技术方案实现：一种核电厂DCS平台时钟源性能提高系统，该系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器和分频器；所述GPS接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号；所述数字鉴相器用于根据输入的所述GPS接收机的1PPS秒脉冲信号和本地时钟源经所述分频器分频后的1PPS秒脉冲信号的相位差值输出与所述差值线性相关的控制字；所述数字环路滤波器对所述数字鉴相器输出的控制字进行处理输出频率控制字；所述频率控制字选择器结合晶振频率特性预测模型，根据系统工作模式，选择输出相应的频率控制字以驱动所述直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。本专利技术采用数字锁相环技术(数字鉴相器+数字环路滤波器+数字频率合成器构成的数字锁相环)可以使DCS平台系统时钟源跟踪GPS系统输出的高稳定度特性信号，并使用基于卡尔曼算法的晶振频率特性预测技术，可以使DCS平台时钟源保持其跟踪的高稳定特性，能有效解决传统核电厂DCS平台时钟源频率精度误差随着系统运行时间逐渐增大的缺点，从而提高核电厂DCS平台系统稳定性及可靠性。优选的，本专利技术的数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器的数字部分基于FPGA实现。优选的，本专利技术的数字鉴相器利用采样时钟对GPS用户接收机的1PPS秒脉冲信号和本地时钟源分频的1PPS秒脉冲信号两者的上升沿之间进行计数，从而测量得到两者之间的相位差。优选的，本专利技术的数字环路滤波器由模拟滤波器通过双线性变换得到其传输函数。优选的，本专利技术的直接数字频率合成器由相位累加器、正弦查找表、D/A转换器和低通滤波器构成；所述相位累加器和正弦查找表在FPGA内实现，所述D/A转换器和低通滤波器由硬件电路实现；所述相位累加器用于寄存频率控制字值，所述相位累加器输出累加数值的高N位作为所述正弦查找表的查找地址；所述D/A转换器将所述正弦查找表输出的数字幅度值转换为模拟幅度值，并通过所述低通滤波器将输出信号中的高频分量滤除。优选的，本专利技术的频率控制字选择器的具体工作过程包括：系统板卡上电工作时，分为两种模式：模式1：GPS信号无效时，输出预存频率控制字；模式2：GPS信号有效时，数字锁相环从未锁定到锁定过程中，输出预存频率控制字；数字锁相环锁定后且GPS信号有效时，获取锁定状态下频率控制字并进行输出，同时进行晶振频率特性训练模型运算；数字锁相环锁定后且GPS信号无效时，分为两种模式：模式1：晶振频率特性训练模型已运算24小时，输出模型预测频率控制字；模式2：晶振频率特性训练模型未运算24小时，输出最近1小时内频率控制字均值。优选的，本专利技术的晶振频率特性训练模型采用基于卡尔曼预测算法实现。优选的，本专利技术的晶振频率特性训练模型使用历史观测值得出历史最佳估计值；然后使用历史最佳估计值得到当前状态估计值；此时若当前状态有更新，则更新并输出当前状态最佳估计值；若当前状态未更新，则输出当前状态估计值；由此达到当GPS信号无效时，所述晶振特性训练模型能够预测晶振频率特性变化趋势，并补偿其负相关变化，使得系统输出信号频率特性稳定。另一方面，本专利技术还提出了一种基于本专利技术所述的核电厂DCS平台时钟源性能提高系统的方法，该方法包括以下步骤：GPS信号存在时，此时系统处于驯服工作模式，数字锁相环使系统输出信号跟踪保持GPS接收机输出的1PPS秒脉冲信号；GPS信号存在时，晶振频率特性训练模型根据历史频率控制字与历史板卡温度及系统运行时间预测直接数字频率合成器频率控制器与运行时间及温度的线性关系；GPS信号丢失时，系统处于保持工作模式，此时数字锁相环将不再工作，晶振频率特性模型不再进行模型训练，直接数字频率合成器的频率控制字由晶振频率特性模型给出，其给出的频率控制字为历史频率控制字及板卡运行时间及温度的线性关系预测值；GPS信号再次恢复时，系统切换回驯服工作模式，数字锁相环继续工作，晶振频率特性训练模型继续工作。本专利技术具有如下的优点和有益效果：1、本专利技术实现无论GPS信号是否存在，系统都能为DCS平台提供性能优于本地晶振信号特性的时钟源，以提高核电厂DCS平台稳定性及可靠性，并为系统扩容提升系统工作时钟提供有利条件。2、本专利技术核电厂DCS平台时钟源性能提高方案整体架构以数字锁相环技术及晶振频率特性训练模型为基础，基于FPGA进行全数字化设计，相较于其它非全数字化的设计，具有更低功耗、易于修改、响应时间短等特点。3、本专利技术能够使系统输出信号跟踪GPS系统1PPS信号的高稳定度、高精度信号特性，提高本地时钟源频率特性；本专利技术基于FPGA实现卡尔曼预测算法，实现晶振频率特性预测分析，在GPS信号无效的情况下，使系统依然能保持输出较高精度及稳定度特性时钟信号；在GPS信号有效与无效间变化时，具有整套直接数字频率合成器频率控制字数据来源选择方法，以完整覆盖系统各种变化情况。附图说明此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本申请的一部分，并不构成对本专利技术实施例的限定。在附图中：图1为本专利技术的系统原理框图。图2为本专利技术的相位差测量原理。图3为本专利技术的直接数字频率合成器原理框图。图4为本专利技术的相位累加器结构示意图。图5为本专利技术频率控制字选择过程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。实施例1本实施例提出了一种核电厂DCS平台时钟源性能提高系统，具体如图1所示，本实施例的系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器和分频器。本实施例以锁相环原理为基础，进行数字鉴相器、数字环路滤波器及直接数字频率合成器的设计。本实施例采用基于卡尔曼算法的晶振频率特性训练模型进行频率控制字与板卡运行时间、板卡环境温度的线性关系预测。以下将对系统整体架构各模块进行详细说本文档来自技高网...

【技术保护点】
1.一种核电厂DCS平台时钟源性能提高系统，其特征在于，该系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器和分频器；/n所述GPS接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号；/n所述数字鉴相器用于根据输入的所述GPS接收机的1PPS秒脉冲信号和本地时钟源经所述分频器分频后的1PPS秒脉冲信号的相位差值输出与所述差值线性相关的控制字；/n所述数字环路滤波器对所述数字鉴相器输出的控制字进行处理输出频率控制字；/n所述频率控制字选择器结合晶振频率特性预测模型，根据系统工作模式，选择输出相应的频率控制字以驱动所述直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。/n

【技术特征摘要】
1.一种核电厂DCS平台时钟源性能提高系统，其特征在于，该系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器和分频器；
所述GPS接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号；
所述数字鉴相器用于根据输入的所述GPS接收机的1PPS秒脉冲信号和本地时钟源经所述分频器分频后的1PPS秒脉冲信号的相位差值输出与所述差值线性相关的控制字；
所述数字环路滤波器对所述数字鉴相器输出的控制字进行处理输出频率控制字；
所述频率控制字选择器结合晶振频率特性预测模型，根据系统工作模式，选择输出相应的频率控制字以驱动所述直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。


2.根据权利要求1所述的一种核电厂DCS平台时钟源性能提高系统，其特征在于，所述数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器的数字部分基于FPGA实现。


3.根据权利要求1所述的一种核电厂DCS平台时钟源性能提高系统，其特征在于，所述数字鉴相器利用采样时钟对GPS用户接收机的1PPS秒脉冲信号和本地时钟源分频的1PPS秒脉冲信号两者的上升沿之间进行计数，从而测量得到两者之间的相位差。


4.根据权利要求1所述的一种核电厂DCS平台时钟源性能提高系统，其特征在于，所述数字环路滤波器由模拟滤波器通过双线性变换得到其传输函数。


5.根据权利要求1所述的一种核电厂DCS平台时钟源性能提高系统，其特征在于，所述直接数字频率合成器由相位累加器、正弦查找表、D/A转换器和低通滤波器构成；
所述相位累加器和正弦查找表在FPGA内实现，所述D/A转换器和低通滤波器由硬件电路实现；
所述相位累加器用于寄存频率控制字值，所述相位累加器输出累加数值的高N位作为所述正弦查找表的查找地址；
所述D/A转换器将所述正弦查找表输出的数字幅度值转换为模拟幅度值，并通过所述低通滤波器将输出信号中的高频分量滤除。


6.根据权利要求1所述的一种核电厂DCS平台时钟源性能提高系统，其特征在于，所述频率控...

【专利技术属性】
技术研发人员：谌志强，张文帅，赵洋，魏荣超，水璇璇，徐孝芬，陈起，汪亨，
申请(专利权)人：中国核动力研究设计院，
类型：发明
国别省市：四川;51