一种应用于图像传感器锁相环的线性相位误差比较器制造技术

本发明专利技术涉及模拟集成电路技术领域，提供一种应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器和控制信号生成电路；所述控制信号生成电路，用于对输入参考时钟信号和输出时钟信号进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；所述斜坡发生器，包括：基准电流源、电压跟随器、第一电容、基准电压源、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管。本发明专利技术能够实现线性的，连续的相位误差比较，降低相位误差比较器的量化噪声，实现低噪声锁相环。

【技术实现步骤摘要】
一种应用于图像传感器锁相环的线性相位误差比较器
本专利技术涉及模拟集成电路
，尤其涉及一种应用于图像传感器锁相环的线性相位误差比较器。
技术介绍
近年来，CMOS图像传感器因其集成度高及低成本等特点被广泛地应用到人们的生活中。锁相环(PLL，PhaseLockLoop)是CMOS图像传感器中的重要组成部分，提供基本时钟信号给图像传感器中模数转换器，接口电路等模块，它对CMOS图像传感器的性能有着至关重要的影响。CMOS图像传感器中，依据锁相环的类型可以分为模拟电荷泵锁相环(CPPLL)、全数字锁相环(ADPLL)。其中，模拟电荷泵锁相环具有良好的相位噪声性能、但设计复杂度和功耗较全数字锁相环高，全数字锁相环与模拟电荷泵锁相环相比具有设计复杂度低，易于工艺迁移，功耗低等特点。全数字锁相环逐渐成为锁相环电路设计的主流趋势，但是全数字锁相环由于分数相位误差比较器量化噪声的影响，带内噪声性能劣于模拟电荷泵锁相环。时间数字转换器(TDC，TimeDigitalConverter)是全数字锁相环中的一个重要组成部分，用作分数相位误差比较器。分数相位误差比较器的性能直接影响着全数字锁相环的精度和功耗。相位误差比较器的两个重要性能参数是分辨率及功耗。相位误差比较器的分辨率大小直接影响着量化噪声水平的高低。如果相位误差比较器的一个单元的时间分辨率过低，将会导致相位误差比较器的量化噪声达到一个很高的水平，进一步影响锁相环的输出带内相位噪声。所以相位误差比较器的分辨率对锁相环的相位噪声有着至关重要的影响。目前相位误差比较器所采用的架构是基于反相器和触发器的结构。相位误差比较器的分辨率主要取决于单位反相器的延迟，而单位反相器的延迟受工艺差异、温度变化、电压变化影响特别大，需要额外的补偿电路对其进行补偿。此外对于数模混合集成电路中，数字电路与模拟电路一般工作电压不同，不能共用同一套电地，功耗较高。
技术实现思路
本专利技术主要解决传统分数相位误差中量化噪声难以消除的技术问题，提出一种应用于图像传感器锁相环的线性相位误差比较器，能够用于大规模图像传感器全数字锁相环中，具有低噪声、低功耗的特点。本专利技术能够实现线性的，连续的相位误差比较，降低相位误差比较器的量化噪声，实现低噪声锁相环。同时本专利技术能够降低整体电路电源电压，实现低功耗、低噪声锁相环。本专利技术提供了一种应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器和控制信号生成电路；所述控制信号生成电路，用于对输入参考时钟信号CLKA和输出时钟信号CLKB进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；所述斜坡发生器，包括：基准电流源I_ref、电压跟随器Buffer、第一电容cap、基准电压源V_ref、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第一NMOS晶体管MN1和第二NMOS晶体管MN2；所述第一PMOS晶体管MP1的源极接电源，第一PMOS晶体管MP1的漏极和栅极与基准电流源I_ref相连；所述基准电流源I_ref相连接地；所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4的源级与电源相连，所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4的栅极与第一PMOS晶体管MP1的栅极相连；所述第二PMOS晶体管MP2的漏极与第五PMOS晶体管MP5的源极相连，所述第三PMOS晶体管MP3的漏极与第六PMOS晶体管MP6的源极相连，所述第四PMOS晶体管MP4的漏极与第七PMOS晶体管MP7的源极相连；所述第五PMOS晶体管MP5的栅极连接第一控制信号EN1，所述第六PMOS晶体管MP6的栅极连接第二控制信息EN2，所述第七PMOS晶体管MP7的栅极连接第三控制信号EN3；所述第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7的漏极与第八PMOS晶体管MP8和第一NMOS晶体管MN1的漏极相连；所述第八PMOS晶体管MP8和第一NMOS晶体管MN1的源极与第九PMOS晶体管MP9的漏极、第二NMOS晶体管MN2的漏极以及第一电容cap的上极板相连；所述第八PMOS晶体管MP8和第一NMOS晶体管MN1形成第一传输门TG1；所述第九PMOS晶体管MP9的漏极和第二NMOS晶体管MN2形成第二传输门TG2；所述第九PMOS晶体管MP9和第二NMOS晶体管MN2的源极与基准电压源V_ref的正极相连；所述第八PMOS晶体管MP8的栅极连接控制信号生成电路的第一输出信号CLKAb，所述第一NMOS晶体管MN1的栅极连接输入参考时钟信号CLKA；所述第九PMOS晶体管MP9的栅极连接控制信号生成电路的第二输出信号clk2，第二NMOS晶体管MN2的栅极连接第三输出信号clk2b；所述第三输出信号clk2b为第二输出信号clk2的反相信号；所述第一电容cap的上极板与电压跟随器Buffer的正输入端相连；所述电压跟随器Buffer的输出端和负输入端相连；所述第一电容cap的下极板与基准电压源V_ref的正极相连，所述基准电压源V_ref的负极接地。优选的，所述控制信号生成电路，包括：两输入的与门、两输入的或门、D触发器、第一开关S1、第二开关S2、第一反相器和第二反相器；所述或门的第一输入端连接输入参考时钟信号CLKA，所述或门的第二输入端连接输出时钟信号CLKB，所述或门的输出端与第一开关S1相连；所述第一开关S1连接第一反相器；所述第一反相器输入第二输出信号clk2，输出第三输出信号clk2b；所述与门的第一输入端连接输入参考时钟信号CLKA，所述与门的第二输入端连接输出时钟信号CLKB，所述与门的输出端与第二开关S2相连；所述第二开关S2连接第一反相器；所述D触发器的输入端与输出时钟信号CLKB相连，所述D触发器的时钟信号与输入参考时钟信号CLKA相连，所述D触发器的输出Q端与第二开关时钟信号clk1相连，所述D触发器的输出端与第一开关时钟信号clk1b相连；所述第二反相器的输入端与输入参考时钟信号CLKA相连、所述第二反相器的输出端输出第一输出信号CLKAb。优选的，还包括：开关电容阵列倍压电路；所述开关电容阵列倍压电路，包括：第三传输门、第四传输门、第五传输门、第六传输门和第二电容；所述第三传输门、第四传输门的输入端与电源相连；所述第三传输门的输出端与第六传输门的输入端和第二电容的上极板相连；所述第四传输门和第五传输门的输出端与第二电容的下极板相连；所述第五传输门的输入端与地相连；所述第六传输门的输出端输出倍增电压信号。优选的，所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、本文档来自技高网...

【技术保护点】
1.一种应用于图像传感器锁相环的线性相位误差比较器，其特征在于，包括：斜坡发生器和控制信号生成电路；/n所述控制信号生成电路，用于对输入参考时钟信号CLKA和输出时钟信号CLKB进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；/n所述斜坡发生器，包括：基准电流源I_ref、电压跟随器Buffer、第一电容cap、基准电压源V_ref、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第一NMOS晶体管MN1和第二NMOS晶体管MN2；/n所述第一PMOS晶体管MP1的源极接电源，第一PMOS晶体管MP1的漏极和栅极与基准电流源I_ref相连；所述基准电流源I_ref相连接地；/n所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4的源级与电源相连，所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4的栅极与第一PMOS晶体管MP1的栅极相连；所述第二PMOS晶体管MP2的漏极与第五PMOS晶体管MP5的源极相连，所述第三PMOS晶体管MP3的漏极与第六PMOS晶体管MP6的源极相连，所述第四PMOS晶体管MP4的漏极与第七PMOS晶体管MP7的源极相连；/n所述第五PMOS晶体管MP5的栅极连接第一控制信号EN1，所述第六PMOS晶体管MP6的栅极连接第二控制信息EN2，所述第七PMOS晶体管MP7的栅极连接第三控制信号EN3；所述第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7的漏极与第八PMOS晶体管MP8和第一NMOS晶体管MN1的漏极相连；/n所述第八PMOS晶体管MP8和第一NMOS晶体管MN1的源极与第九PMOS晶体管MP9的漏极、第二NMOS晶体管MN2的漏极以及第一电容cap的上极板相连；所述第八PMOS晶体管MP8和第一NMOS晶体管MN1形成第一传输门TG1；所述第九PMOS晶体管MP9的漏极和第二NMOS晶体管MN2形成第二传输门TG2；/n所述第九PMOS晶体管MP9和第二NMOS晶体管MN2的源极与基准电压源V_ref的正极相连；/n所述第八PMOS晶体管MP8的栅极连接控制信号生成电路的第一输出信号CLKAb，所述第一NMOS晶体管MN1的栅极连接输入参考时钟信号CLKA；/n所述第九PMOS晶体管MP9的栅极连接控制信号生成电路的第二输出信号clk2，第二NMOS晶体管MN2的栅极连接第三输出信号clk2b；所述第三输出信号clk2b为第二输出信号clk2的反相信号；/n所述第一电容cap的上极板与电压跟随器Buffer的正输入端相连；所述电压跟随器Buffer的输出端和负输入端相连；/n所述第一电容cap的下极板与基准电压源V_ref的正极相连，所述基准电压源V_ref的负极接地。/n...

【技术特征摘要】
1.一种应用于图像传感器锁相环的线性相位误差比较器，其特征在于，包括：斜坡发生器和控制信号生成电路；
所述控制信号生成电路，用于对输入参考时钟信号CLKA和输出时钟信号CLKB进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；
所述斜坡发生器，包括：基准电流源I_ref、电压跟随器Buffer、第一电容cap、基准电压源V_ref、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第一NMOS晶体管MN1和第二NMOS晶体管MN2；
所述第一PMOS晶体管MP1的源极接电源，第一PMOS晶体管MP1的漏极和栅极与基准电流源I_ref相连；所述基准电流源I_ref相连接地；
所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4的源级与电源相连，所述第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4的栅极与第一PMOS晶体管MP1的栅极相连；所述第二PMOS晶体管MP2的漏极与第五PMOS晶体管MP5的源极相连，所述第三PMOS晶体管MP3的漏极与第六PMOS晶体管MP6的源极相连，所述第四PMOS晶体管MP4的漏极与第七PMOS晶体管MP7的源极相连；
所述第五PMOS晶体管MP5的栅极连接第一控制信号EN1，所述第六PMOS晶体管MP6的栅极连接第二控制信息EN2，所述第七PMOS晶体管MP7的栅极连接第三控制信号EN3；所述第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7的漏极与第八PMOS晶体管MP8和第一NMOS晶体管MN1的漏极相连；
所述第八PMOS晶体管MP8和第一NMOS晶体管MN1的源极与第九PMOS晶体管MP9的漏极、第二NMOS晶体管MN2的漏极以及第一电容cap的上极板相连；所述第八PMOS晶体管MP8和第一NMOS晶体管MN1形成第一传输门TG1；所述第九PMOS晶体管MP9的漏极和第二NMOS晶体管MN2形成第二传输门TG2；
所述第九PMOS晶体管MP9和第二NMOS晶体管MN2的源极与基准电压源V_ref的正极相连；
所述第八PMOS晶体管MP8的栅极连接控制信号生成电路的第一输出信号CLKAb，所述第一NMOS晶体管MN1的栅极连接输入参考时钟信号CLKA；
所述第九PMOS晶体管...

【专利技术属性】
技术研发人员：常玉春，周滔，申人升，冯国林，王志硕，刘岩，娄珊珊，钟国强，曲杨，程禹，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：辽宁;21