存储器装置制造方法及图纸

本发明专利技术公开了存储器装置，包括叠层结构、存储元件、通道元件与半导体层。叠层结构包括源极层、绝缘层、与栅电极层。绝缘层在源极层上。栅电极层在绝缘层上。存储元件在栅电极层的电极侧壁表面上。存储单元定义在通道元件与栅电极层之间的存储元件中。半导体层电性连接在源极层与通道元件之间。半导体层与源极层之间具有一接口。接口是横向偏移在绝缘层的一绝缘侧壁表面的内侧。

【技术实现步骤摘要】
存储器装置
本专利技术是有关于一种存储器装置。
技术介绍
随着集成电路中元件的关键尺寸逐渐缩小至制备工艺方法所能感知的极限，设计者已经开始寻找可达到更大存储器密度的技术，从而达到较低的位成本(costsperbit)。
技术实现思路
本专利技术是有关于一种存储器装置。根据本专利技术的一方面，提出一种存储器装置包括叠层结构、存储元件、通道元件与半导体层。叠层结构包括源极层、绝缘层、与栅电极层。绝缘层在源极层上。栅电极层在绝缘层上。存储元件在栅电极层的电极侧壁表面上。存储单元定义在通道元件与栅电极层之间的存储元件中。半导体层电性连接在源极层与通道元件之间。半导体层与源极层之间具有一接口。接口是横向偏移在绝缘层的一绝缘侧壁表面的内侧。根据本专利技术的另一方面，提出一种存储器装置包括叠层结构、存储元件、通道元件与半导体层。叠层结构包括一源极层与多个栅电极层。栅电极层在源极层的相同侧上。存储元件在栅电极层的电极侧壁表面上。存储单元定义在通道元件与栅电极层之间的存储元件中。半导体层电性连接在通道元件与源极层之间。半导体层并包括第一半导体部分与第二半导体部分。第二半导体部分电性连接在第一半导体部分与通道元件之间。第一半导体部分的一半导体侧壁表面是横向偏移在第二半导体部分的一半导体侧壁表面的外侧。根据本专利技术的又另一方面，提出一种存储器装置包括叠层结构、存储元件、通道元件与半导体层。叠层结构包括源极层与栅电极层。栅电极层在源极层的相同侧上。存储元件在栅电极层的电极侧壁表面上。存储单元定义在通道元件与栅电极层之间的存储元件中。半导体层包括第一半导体部分与第二半导体部分。第二半导体部分电性连接在第一半导体部分与通道元件之间。第一半导体部分的横向尺寸是大于第二半导体部分的横向尺寸。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：附图说明图1绘示一实施例的存储器装置的剖面示意图。图2绘示另一实施例的存储器装置的剖面示意图。图3A至图3O绘示一实施例的存储器装置的制造方法。图4A至图4E绘示另一实施例的存储器装置的制造方法。【符号说明】102：半导体衬底102S：上半导体表面204：叠层结构306：存储元件306L：横向延伸存储部分306V：纵向延伸存储部分408：通道元件420、432、434：通道层510：半导体层510A：第一半导体部分510AS：半导体侧壁表面510B：第二半导体部分510BS：半导体侧壁表面510C：第三半导体部分510CU：上半导体表面510CS：半导体侧壁表面612：绝缘层612U：上绝缘表面612S：绝缘侧壁表面714：源极层714S：电极侧壁表面816：绝缘层816B：下绝缘表面816S：绝缘侧壁表面918：绝缘膜918S：绝缘侧壁表面922：介电膜923：空气间隙924：垫元件926：介电层928：导电源极元件930：介电元件1036：材料层1038：开孔1040：材料层1042：叠层结构1044：材料层1046：凹口1048：凹槽1050：氧化层1052：狭缝CI：接口D1：第一方向D2：第二方向ES：电极侧壁表面GSL、SSL、WL：栅电极层具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。以下是以一些实施例做说明。须注意的是，本专利技术并非显示出所有可能的实施例，未于本专利技术提出的其他实施例也可能可以应用。再者，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例之用，而非作为限缩本专利技术保护范围之用。另外，实施例中的叙述，例如局部结构、工艺步骤和材料应用等等，仅为举例说明之用，并非对本专利技术欲保护的范围做限缩。实施例的步骤和结构各自细节可在不脱离本专利技术的精神和范围内根据实际应用工艺的需要而加以变化与修饰。以下是以相同/类似的符号表示相同/类似的元件做说明。请参照图1，其绘示一实施例的存储器装置的剖面示意图。存储器装置可包括半导体衬底102、叠层结构204、存储元件306、通道元件408与半导体层510。叠层结构204可包括绝缘层612、源极层714、绝缘层816、栅电极层SSL、栅电极层GSL、栅电极层WL、与绝缘膜918。绝缘层612可在半导体衬底102上。源极层714可在绝缘层612上。绝缘层816可在源极层714上。栅电极层(包括栅电极层SSL、栅电极层GSL、栅电极层WL)与绝缘膜918可交错叠层在绝缘层816上。源极层714与栅电极层(包括栅电极层SSL、栅电极层GSL、栅电极层WL)可通过绝缘层816与绝缘膜918彼此电性隔离。半导体层510电性连接在源极层714与通道元件408之间。半导体层510可包括第一半导体部分510A、第二半导体部分510B与第三半导体部分510C。第一半导体部分510A可电性连接在第二半导体部分510B与第三半导体部分510C之间。第二半导体部分510B可电性连接在第一半导体部分510A与通道元件408之间。第三半导体部分510C可邻接在半导体衬底102的上半导体表面102S上，并邻接绝缘层612的绝缘侧壁表面612S。源极层714与半导体层510的第一半导体部分510A之间可具有一接口CI。接口CI包括源极层714的电极侧壁表面714S与第一半导体部分510A的半导体侧壁表面510AS之间相邻接的部分。接口CI可为纵向结晶接口。接口CI是横向偏移在绝缘层816的绝缘侧壁表面816S的内侧。接口CI是横向偏移在绝缘层612的绝缘侧壁表面612S的内侧。本专利技术中，所谓的横向可为平行于如图所示的第一方向D1的方向。第一方向D1可例如为X方向。半导体层510的第一半导体部分510A可邻接在绝缘层816的下绝缘表面816B与绝缘层612的上绝缘表面612U之间。半导体层510的第一半导体部分510A与第三半导体部分510C可邻接在源极层714与半导体衬底102之间。举例来说，第一半导体部分510A的半导体侧壁表面510AS、第二半导体部分510B的半导体侧壁表面510BS与第三半导体部分510C的半导体侧壁表面510CS是在半导体层510的相同侧。第一半导体部分510A的半导体侧壁表面510AS可横向偏移在第二半导体部分510B的半导体侧壁表面510BS的外侧。第一半导体部分510A的半导体侧壁表面510AS可横向偏移在第三半导体部分510C的半导体侧壁表面510CS的外侧。第二半导体部分510B的半导体侧壁表面510BS可实质上对齐第三半导体部分510C的半导本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：/n一叠层结构，包括：/n一源极层；/n一第一绝缘层，在该源极层上；及/n多个栅电极层，在该第一绝缘层上；/n一存储元件，在该些栅电极层的电极侧壁表面上；/n一通道元件，其中多个存储单元定义在该通道元件与该些栅电极层之间的该存储元件中；及/n一半导体层，电性连接在该源极层与该通道元件之间，该半导体层与该源极层之间具有一接口，该接口是横向偏移在该第一绝缘层的一绝缘侧壁表面的内侧。/n

【技术特征摘要】
20200114 US 16/742,1131.一种存储器装置，包括：
一叠层结构，包括：
一源极层；
一第一绝缘层，在该源极层上；及
多个栅电极层，在该第一绝缘层上；
一存储元件，在该些栅电极层的电极侧壁表面上；
一通道元件，其中多个存储单元定义在该通道元件与该些栅电极层之间的该存储元件中；及
一半导体层，电性连接在该源极层与该通道元件之间，该半导体层与该源极层之间具有一接口，该接口是横向偏移在该第一绝缘层的一绝缘侧壁表面的内侧。


2.根据权利要求1所述的存储器装置，其中该半导体层邻接该第一绝缘层的一下绝缘表面。


3.根据权利要求1所述的存储器装置，其中该叠层结构还包括一第二绝缘层，其中该源极层在该第一绝缘层与该第二绝缘层之间，该接口是横向偏移在该第二绝缘层的一绝缘侧壁表面的内侧。


4.一种存储器装置，包括：
一叠层结构，包括一源极层与多个栅电极层，该些栅电极层在该源极层的相同侧上；
一存储元件，在该些栅电极层的电极侧壁表面上；
一通道元件，其中多个存储单元定义在该通道元件与该些栅电极层之间的该存储元件中；及
一半导体层，电性连接在该通道元件与该源极层之间，并包括一第一半导体部分与一第二半导体部分，该第二半导体部分电性连接在该第一半导体部分与该通道元件之间，该第一半导体部分的一半导体侧壁表面是横向偏移在该第二半导体部分的一半导体侧壁表面的外侧。


5.根据权利要求4所述的存储器装置，其中...

【专利技术属性】
技术研发人员：赖二琨，龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71