图像再现装置和图像再现方法制造方法及图纸

这里公开的图像再现装置包括一个段发生器，它被配置为基于输入的像素数据，生成一组包括不同位置的像素的段；以及一个像素处理器，它是被配置为顺次地处理由段发生器生成的段中包括的像素数据。

【技术实现步骤摘要】
相关申请的交叉引用本申请按照35U.S.C§119的规定，要求2003年4月28日提交的日本专利申请No.2003-123986的优先权，在这里结合这个申请的全文来作为参考。专利技术的背景专利技术的领域本专利技术涉及一种图像再现装置和一种图像再现方法。相关技术的说明通常，即使是在浓度测试和α混合中，在从由帧缓冲器读出当前值直到写入处理结果值的这段时间中，写入过程在相同的像素位置执行，也不能反映写入过程的结果，因此不能获得正确的处理结果。因此，在相关的技术中，有一种机构，将正在处理的像素的位置保存在像素处理器中，并与新近处理的像素的位置进行比较，以及当新近处理的像素的位置与正在处理的像素匹配的时候，等待处理的结束。附图说明图1是示出了一个相关的图像再现装置的结构图。图1中所示的光栅化器10逐象素地执行扩展图像存储器中的多边形的处理。例如，逐个像素的颜色是由内插的颜色确定的，内插的颜色是通过用一种叫做平滑阴影的方法给每个顶点的。在这种情况下，通过叫做零缓冲器算法的隐藏面消除算法，像素处理器20将隐藏在另一个物体后面不可见的物体隐藏(不再现)。这也叫做浓度测试。像素处理器20包括寄存器22和运算装置24，将存储器30中的帧缓冲器的值和来自光栅化器10的值顺次存储在寄存器22中，在运算装置24通过纹理映射和零缓冲器算法进行处理，然后再将其存储在寄存器22中。寄存器22的内容输出到可为帧缓冲器的存储器30。因此，当存储器30从寄存器22获得操作结果时，需要通过比较来确定正在被运算装置24处理的处理位置，和将要从存储器30中获取的处理位置是否互相匹配，并在这些处理位置相匹配的时候，等待相应的像素的处理的开始。然而，随着LSI的时钟频率的增长，处理中的等待时间(从数据输入到图2中的寄存器22直到数据输出的时间)变得更长，因此需要保存的像素的数量增加了，这就导致比较器增大以及由于处理位置之间的匹配引起的阻塞率增长的问题。另一方面，由于LSI的规模的增大，能够安装在LSI上的像素处理器的并行度增大了，但是在相关技术中，安装的许多像素处理器中只有一部分能够进行在小的多边形的处理中的操作，因此处理效率没有象电路规模一样地增长。专利技术概要为了达到上述及其它的目的，根据本专利技术的一方面，一种图像再现装置，包括段发生器，配置为基于输入的像素数据，生成一组包括不同位置中的像素的段；以及像素处理器，配置为顺次地处理由段发生器生成的段中包括的像素数据。根据本专利技术的另一方面，一种图像再现装置，包括数据缓冲器，被配置来保存多边形的光栅化的结果，其中，数据缓冲器将互相不冲突的光栅化的结果合并，并将它们作为一个光栅化的结果来保存；以及像素处理器，被配置来从数据缓冲器获取光栅化的结果，并顺次地处理包括在光栅化的结果中的像素数据。根据本专利技术的进一步的方面，一种图像再现的方法，包括基于输入的像素数据，生成一组包括在不同位置中的像素的段；以及顺次地处理包括在生成的段中的像素数据。根据本专利技术的更进一步的方面，一种图像再现的方法，包括保存多边形的光栅化的结果，将互相不冲突的光栅化的结果合并，并将它们作为一个光栅化的结果来保存；以及从数据缓冲器获取光栅化的结果，并顺次地处理包括在光栅化的结果中的像素数据。根据本专利技术的另一个方面，一种图形系统包括存储要再现的物体的顶点数据的存储器；CPU，配置为从存储器中读出顶点数据来执行处理，并将处理的结果作为像素数据输出；以及图像再现装置包括段发生器，配置为基于输入的像素数据，生成一组包括不同位置中的像素的段；以及像素处理器，配置为顺次地处理由段发生器生成的段中包括的像素数据。附图的简要说明图1是示出了一个相关的图像再现装置的结构框图；图2是说明在相关图像再现装置中存在的一个问题的框图；图3是说明一个实施例中的块合并的原理图；图4是说明根据这个实施例的图像再现装置的结构框图；图5是说明该图像再现装置的结构的一个变型的框图；图6是说明该图像再现装置的结构的另一个变型的框图；图7是说明该图像再现装置的结构的又一个变型的框图；图8是说明根据这个实施例的块合并装置的结构框图；图9是说明块数据缓冲器和像素处理器之间的连接关系的框图；图10是说明根据这个实施例的块合并装置的另一种结构框图；图11是示出了在逐象素执行冲突确定并且逐象素合并块的情况下合并两个多边形的例子的图；图12是示出了在逐象素执行冲突确定并且逐象素合并块的情况下合并两个多边形的另一个例子的图；图13是一个流程图，它说明了在逐像素执行冲突确定并逐像素合并块的情况下的合并处理；图14是示出了在逐象素执行冲突确定并且逐标记合并块的情况下合并两个多边形的一个例子的图；图15是示出了在逐象素执行冲突确定并且逐标记合并块的情况下合并两个多边形的另一个例子的图；图16是一个流程图，它说明了在逐像素执行冲突确定并以逐标记合并块的情况下的合并处理；图17是示出了在逐标记执行冲突确定并且逐标记合并块的情况下合并两个多边形的一个例子的18是示出了在逐标记执行冲突确定并且逐标记合并块的情况下合并两个多边形的另一个例子的图19是一个流程图，它说明了在逐标记执行冲突确定并逐标记合并块的情况下的合并处理；图20是说明根据这个实施例的一种块数据存储/读取机制的框图；图21是说明图20中的存储/读取机制中的处理的流程图；图22是说明根据这个实施例的另一种块数据存储/读取机制的框图；图23是一个流程图，它说明了在图22中的存储/读取机制中用于确定一个记录的步骤，像素处理器就是从这个记录开始处理的；图24是说明当存在若干个相同的位置标记的时，标记的冲突确定的图；图25是说明确定一个标记的处理原理图，其中像素数据就是通过使用一个表而被存储；图26是说明图25中表的内容的图；图27是示出了一个例子的图，这个例子说明了在通过使用该逻辑电路确定标记的情况下的逻辑电路；图28是说明了块是由矩形形状内邻接定位的像素组成的一个例子的图；图29是说明了块是由相互远离而被定位的像素组成的一个例子的图；图30是示出了装备有根据该实施例图像再现装置的实时三维图形系统的硬件结构的实例图；图31是示出了根据该实施例图像再现装置的结构的实例图；以及图32示出了根据该实施例图像再现装置的结构的另一实例图。实施例的详细说明在该实施例中，在光栅化处理中，在启动/DDA(数字微分分析)处理之后，安排了一个缓冲器，若干个多边形的光栅化结果被缓冲和合并，然后被像素处理器处理。下面将给出进一步的细节。图3是说明在这个实施例中的合并光栅化结果的原理图。如图3中所示，在该实施例中，介绍了“块”的概念，其中相邻的若干像素被集合在一起。在图3的例子中，一个块是由8×8＝64个像素组成。在该实施例中，这个块是一个段。通过使用块的概念，这就保证了连续插入的像素是不在相同位置，然后像素处理器将该块进行处理。在小的基本图形(矩形、多边形)里，在一个块中有效像素的比例很低，因此执行如图3中所示的合并。在图3的实施例中，将两个基本图形合并并表示成为一个块中的像素。图4是示出了根据该实施例图像再现装置的基本结构框图。如图4中所示，在根据该实施例的图像再现装置中，在光栅化器10和像素处理器10中附加地插入了块合并装置100和块数据缓冲器110。光栅化器10在图像存储器本文档来自技高网...

【技术保护点】
一种图像再现装置，包括：段发生器，配置为基于输入的像素数据，生成一组包括不同位置的像素的段；以及像素处理器，配置为顺次地处理由段发生器生成的段中包括的像素数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：斋藤敬弘，森健一，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]