存储器器件和用于形成存储器器件的方法技术

本申请的各个实施例针对金属‑铁电‑金属‑绝缘体‑半导体(MFMIS)存储器器件，以及用于形成MFMIS存储器器件的方法。根据MFMIS存储器器件的一些实施例，将第一源极/漏极区域和第二源极/漏极区域垂直堆叠。内部栅电极和半导体沟道位于第一源极/漏极区域上面并且位于第二源极/漏极区域下面。半导体沟道从第一源极/漏极区域延伸至第二源极/漏极区域，并且内部栅电极电浮置。栅极介电层位于内部栅电极和半导体沟道之间并且邻接内部栅电极和半导体沟道。控制栅电极位于内部栅电极的与半导体沟道相对的侧上，并且未由第二源极/漏极区域覆盖。铁电层位于控制栅电极和内部栅电极之间并且邻接控制栅电极和内部栅电极。

【技术实现步骤摘要】
存储器器件和用于形成存储器器件的方法
本申请的实施例涉及存储器器件和用于形成存储器器件的方法。
技术介绍
二维(2D)存储器阵列在电子器件中很普遍，并且可以包括例如NOR闪存阵列、NAND闪存阵列、动态随机存取存储器(DRAM)阵列等等。然而，2D存储器阵列已达到缩放极限，并且因此也达到了存储器密度的极限。三维(3D)存储器阵列是用于增大存储器密度的有希望的候选者，并且可以包括例如3DNAND闪存阵列、3DNOR闪存阵列等等。
技术实现思路
本申请的一些实施例提供了一种存储器器件，包括：第一源极/漏极区域和位于所述第一源极/漏极区域上面的第二源极/漏极区域；内部栅电极和半导体沟道，位于所述第一源极/漏极区域上面并且位于所述第二源极/漏极区域下面，其中，所述半导体沟道从所述第一源极/漏极区域延伸至所述第二源极/漏极区域；栅极介电层，位于所述内部栅电极和所述半导体沟道之间并且邻接所述内部栅电极和所述半导体沟道；控制栅电极，位于所述内部栅电极的与所述半导体沟道相对的侧上，并且未由所述第二源极/漏极区域覆盖；以及铁电层，位于所述控制本文档来自技高网...

【技术保护点】
1.一种存储器器件，包括：/n第一源极/漏极区域和位于所述第一源极/漏极区域上面的第二源极/漏极区域；/n内部栅电极和半导体沟道，位于所述第一源极/漏极区域上面并且位于所述第二源极/漏极区域下面，其中，所述半导体沟道从所述第一源极/漏极区域延伸至所述第二源极/漏极区域；/n栅极介电层，位于所述内部栅电极和所述半导体沟道之间并且邻接所述内部栅电极和所述半导体沟道；/n控制栅电极，位于所述内部栅电极的与所述半导体沟道相对的侧上，并且未由所述第二源极/漏极区域覆盖；以及/n铁电层，位于所述控制栅电极和所述内部栅电极之间并且邻接所述控制栅电极和所述内部栅电极。/n

【技术特征摘要】
20200505 US 16/866,7271.一种存储器器件，包括：
第一源极/漏极区域和位于所述第一源极/漏极区域上面的第二源极/漏极区域；
内部栅电极和半导体沟道，位于所述第一源极/漏极区域上面并且位于所述第二源极/漏极区域下面，其中，所述半导体沟道从所述第一源极/漏极区域延伸至所述第二源极/漏极区域；
栅极介电层，位于所述内部栅电极和所述半导体沟道之间并且邻接所述内部栅电极和所述半导体沟道；
控制栅电极，位于所述内部栅电极的与所述半导体沟道相对的侧上，并且未由所述第二源极/漏极区域覆盖；以及
铁电层，位于所述控制栅电极和所述内部栅电极之间并且邻接所述控制栅电极和所述内部栅电极。


2.根据权利要求1所述的存储器器件，其中，所述控制栅电极具有面向所述内部栅电极的第一侧壁，其中，所述内部栅电极具有面向所述控制栅电极的第二侧壁，并且其中，所述第一侧壁和所述第二侧壁具有不同的宽度。


3.根据权利要求2所述的存储器器件，其中，所述第一侧壁具有小于所述第二侧壁的宽度。


4.根据权利要求1所述的存储器器件，其中，所述控制栅电极的高度大于位于所述第二源极/漏极区域的顶面和所述第一源极/漏极区域的底面之间的垂直间隔。


5.根据权利要求1所述的存储器器件，其中，所述栅极介电层从所述内部栅电极的侧壁至所述内部栅电极的顶面包裹所述内部栅电极的拐角。


6.根据权利要求1所述的存储器器件，其中，所述半导体沟道具有包裹所述内部栅电极的侧的C形轮廓。


7.根据权利要求1所述的存储器器件，还包括：
第二内部栅电极，位于所述控制栅电极的与所述铁电层相对的侧上；以及
第二铁...

【专利技术属性】
技术研发人员：赖昇志，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71