包含直通存储器层级通孔结构的存储器管芯及其制造方法技术

绝缘层和间隔物材料层的交替堆叠在衬底上方形成。在与所述交替堆叠相邻的所述衬底上方形成至少一个介电材料部分。存储器堆叠结构穿过交替堆叠形成。使用相同各向异性蚀刻工艺形成延伸穿过交替堆叠的沟槽和延伸穿过至少一个介电材料部分的通孔腔体。通孔腔体比沟槽深，并且通孔腔体延伸到衬底的上部部分中。使用沟槽作为蚀刻剂和反应物的导管，用导电层替换牺牲材料层。在沟槽中形成沟槽填充结构，并且使用材料部分的同时沉积在通孔腔体中形成通孔结构组件。可在通孔结构组件的底表面上形成接合垫。

【技术实现步骤摘要】
【国外来华专利技术】包含直通存储器层级通孔结构的存储器管芯及其制造方法相关申请本申请要求提交于2019年3月7日的美国非临时专利申请序列号16/295,292的优先权的权益，该美国非临时专利申请的全部内容以引用的方式并入本文。
本公开整体涉及半导体器件领域，并且具体涉及包含直通存储器层级通孔结构的存储器管芯及其制造方法。
技术介绍
包括每个单元具有一个位的三维竖直NAND串的三维半导体器件在T.Endoh等人的标题为“具有堆叠的围绕栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell)”，IEDMProc.(2001)33-36的文章中公开。
技术实现思路
根据本公开的一个实施方案，提供了一种包括存储器管芯的半导体结构。存储器管芯包括：绝缘层和导电层的交替堆叠，该交替堆叠定位在衬底和金属互连结构之间；存储器堆叠结构，该存储器堆叠结构延伸穿过交替堆叠；至少一个介电材料部分，该至少一个介电材料部分定位在衬底和金属互连结构之间并且与交替堆叠相邻；和通孔结构组件，该通孔结构组件竖直地延伸穿过至少一个介电材料部分并且穿过具有直侧壁的衬底，该直侧壁从第一水平表面延伸到第二水平表面，该第一水平表面接触金属互连结构中的一者并定位在第一水平平面处，该第二水平表面定位在第二水平平面处并接触定位在衬底的外表面上的接合垫，其中通孔结构组件包括：管状导电部分，该管状导电部分从第一水平表面延伸到第二水平表面；平面导电部分，该平面导电部分在第二水平表面处接触接合垫；和电介质通孔芯，该电介质通孔芯定位在管状导电部分内。根据本公开的另一实施方案，提供了一种形成半导体结构的方法，该方法包括：在衬底上方形成绝缘层和间隔物材料层的交替堆叠；在与交替堆叠相邻的衬底上方形成至少一个介电材料部分；通过交替堆叠形成存储器堆叠结构；使用相同各向异性蚀刻工艺形成延伸穿过交替堆叠的沟槽和延伸穿过至少一个介电材料部分的通孔腔体，其中通孔腔体比沟槽深，并且其中通孔腔体部分地延伸到衬底中；使用沟槽和通孔腔体中的材料部分的同时沉积，在沟槽中形成沟槽填充结构并且在通孔腔体中形成通孔结构组件；通过从背面减薄衬底来物理地暴露通孔结构组件的底表面；以及在通孔结构组件的底表面上形成接合垫。附图说明图1是根据本公开的实施方案的在半导体衬底上形成源极侧介电材料层和掺杂半导体层之后的示例性结构的竖直剖面图。图2是根据本公开的实施方案的在形成第一绝缘层和第一间隔物材料层的第一层交替堆叠之后的示例性结构的竖直剖面图。图3是根据本公开的实施方案的在图案化第一层楼梯区、第一阶梯式介电材料部分和层间介电层之后的示例性结构的竖直剖面图。图4A是根据本公开的实施方案的在形成第一层存储器开口和第一层支撑开口之后的示例性结构的竖直剖面图。图4B是图4A的示例性结构的水平剖面图。铰接竖直平面A-A’对应于图4A的竖直剖面图的平面。图5是根据本公开的实施方案的在形成各种牺牲填充结构之后的示例性结构的竖直剖面图。图6是根据本公开的实施方案的在形成第二绝缘层和第二间隔物材料层的第二层交替堆叠、第二阶梯式表面和第二阶梯式介电材料部分之后的示例性结构的竖直剖面图。图7A是根据本公开的实施方案的在形成第二层存储器开口和第二层支撑开口之后的示例性结构的竖直剖面图。图7B是沿着图7A的水平平面B-B’截取的示例性结构的水平剖面图。铰接竖直平面A-A’对应于图7A的竖直剖面图的平面。图8是根据本公开的实施方案的在形成层间存储器开口和层间支撑开口之后的示例性结构的竖直剖面图。图9A至图9D示出了根据本公开的实施方案的在形成存储器开口填充结构期间的存储器开口的顺序竖直剖面图。图10是根据本公开的实施方案的在形成存储器开口填充结构和支撑柱结构之后的示例性结构的竖直剖面图。图11A是根据本公开的实施方案的在形成第一接触层级介电层、背侧沟槽和通孔腔体之后的示例性结构的竖直剖面图。图11B是沿着图11A的水平平面B-B’截取的示例性结构的水平剖面图。铰接竖直平面A-A’对应于图11A的竖直剖面图的平面。图12是根据本公开的实施方案的在形成背侧凹陷部之后的示例性结构的竖直剖面图。图13A是根据本公开的实施方案的在形成导电层之后的示例性结构的竖直剖面图。图13B是沿着图13A的水平平面B-B’截取的示例性结构的水平剖面图。铰接竖直平面A-A’对应于图13A的竖直剖面图的平面。图14A是根据本公开的实施方案的在形成沟槽绝缘间隔物和绝缘通孔衬垫之后的示例性结构的竖直剖面图。图14B是沿着图14A的水平平面B-B’截取的示例性结构的水平剖面图。铰接竖直平面A-A’对应于图14A的竖直剖面图的平面。图15是根据本公开的实施方案的在形成第一金属氮化物衬垫层和连续掺杂半导体材料层之后的示例性结构的竖直剖面图。图16是根据本公开的实施方案的在形成第一金属氮化物衬垫、掺杂半导体材料层、第一沟槽填充金属氮化物衬垫、掺杂沟槽填充材料部分之后的示例性结构的竖直剖面图。图17是根据本公开的实施方案的在形成第二金属氮化物衬垫层、连续金属材料层和电介质通孔填充材料层之后的示例性结构的垂直剖面图。图18A是根据本公开的实施方案的在形成通孔填充组件和沟槽填充结构的平面化工艺之后的示例性结构的竖直剖面图。图18B是图18A的示例性结构的俯视图。图18C是沿着图18B的铰接竖直剖面C-C’截取的示例性结构的竖直剖面图。图19A是根据本公开的实施方案的在形成第二接触层级介电层和各种接触通孔结构之后的示例性结构的竖直剖面图。图19B是沿着图19A的竖直平面B-B’的示例性结构的水平剖面图。铰接竖直平面A-A’对应于图19A的竖直剖面图的平面。图19C是图19A和图19B的示例性结构的俯视图。图20是根据本公开的实施方案的在形成金属线结构之后的示例性结构的竖直剖面图。图21是根据本公开的实施方案的在形成附加介电金属层和互连侧接合垫之后包含存储器管芯的示例性结构的竖直剖面图。图22是根据本公开的实施方案的包含用于存储器管芯的外围电路的支撑管芯的竖直剖面图。图23是根据本公开的实施方案的通过将支撑管芯接合到存储器管芯形成的示例性接合组件的竖直剖面图。图24是根据本公开的实施方案在从存储器管芯的衬底材料层减薄之后的示例性接合组件的竖直剖面图。图25A是根据本公开的实施方案的在形成背侧绝缘层和外部接合垫之后的示例性接合组件的竖直剖面图。图25B是根据本公开的实施方案的在形成背侧绝缘层和外部接合垫之后的示例性接合组件的第二配置的竖直剖面图。具体实施方式如上所述，本公开涉及包括与沟槽填充结构(例如，源极线或源极电极)同时本文档来自技高网...

【技术保护点】
1.一种包括存储器管芯的半导体结构，其中所述存储器管芯包括：/n绝缘层和导电层的交替堆叠，所述交替堆叠定位在衬底和金属互连结构之间；/n存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠；/n至少一个介电材料部分，所述至少一个介电材料部分定位成与所述衬底和所述金属互连结构之间的所述交替堆叠相邻；和/n通孔结构组件，所述通孔结构组件竖直地延伸穿过所述至少一个介电材料部分并穿过所述衬底，所述通孔结构组件包括直侧壁，所述直侧壁从第一水平表面延伸到第二水平表面，所述第一水平表面接触所述金属互连结构中的一者并定位在第一水平平面处，所述第二水平表面定位在第二水平平面处并接触定位在所述衬底的外表面上的接合垫，其中所述通孔结构组件包括：/n管状导电部分，所述管状导电部分从所述第一水平表面延伸到所述第二水平表面；/n平面导电部分，所述平面导电部分在所述第二水平表面处接触所述接合垫；和/n电介质通孔芯，所述电介质通孔芯定位在所述管状导电部分内。/n

【技术特征摘要】
【国外来华专利技术】20190307 US 16/295,2921.一种包括存储器管芯的半导体结构，其中所述存储器管芯包括：
绝缘层和导电层的交替堆叠，所述交替堆叠定位在衬底和金属互连结构之间；
存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠；
至少一个介电材料部分，所述至少一个介电材料部分定位成与所述衬底和所述金属互连结构之间的所述交替堆叠相邻；和
通孔结构组件，所述通孔结构组件竖直地延伸穿过所述至少一个介电材料部分并穿过所述衬底，所述通孔结构组件包括直侧壁，所述直侧壁从第一水平表面延伸到第二水平表面，所述第一水平表面接触所述金属互连结构中的一者并定位在第一水平平面处，所述第二水平表面定位在第二水平平面处并接触定位在所述衬底的外表面上的接合垫，其中所述通孔结构组件包括：
管状导电部分，所述管状导电部分从所述第一水平表面延伸到所述第二水平表面；
平面导电部分，所述平面导电部分在所述第二水平表面处接触所述接合垫；和
电介质通孔芯，所述电介质通孔芯定位在所述管状导电部分内。


2.根据权利要求1所述的半导体结构，其中所述存储器堆叠结构中的每一者包括竖直半导体沟道和接触所述竖直半导体沟道的存储器膜。


3.根据权利要求2所述的半导体结构，其中所述存储器堆叠结构中的每一者完全定位在所述第一水平平面和所述第二水平平面之间，并且与所述第一水平平面和所述第二水平平面中的每一者竖直地间隔开。


4.根据权利要求2所述的半导体结构，还包括漏极区，所述漏极区接触所述竖直半导体沟道中的相应一者的第一端。


5.根据权利要求4所述的半导体结构，还包括半导体材料层，所述半导体材料层电连接到所述存储器堆叠结构中的每一者的第二端并且定位在所述交替堆叠和所述衬底之间。


6.根据权利要求5所述的半导体结构，还包括沟槽接触通孔结构，所述沟槽接触通孔结构竖直地延伸穿过所述交替堆叠并接触所述半导体材料层的一部分，并且包含与所述通孔结构组件相同的一组导电材料。


7.根据权利要求6所述的半导体结构，其中：
所述通孔结构组件包括横向围绕所述管状导电部分的绝缘通孔衬垫；并且
沟槽绝缘间隔物横向围绕所述沟槽接触通孔结构，其中所述沟槽绝缘间隔物包含与所述绝缘通孔衬垫相同的介电材料并且具有与所述绝缘通孔衬垫相同的厚度。


8.根据权利要求7所述的半导体结构，其中：
所述绝缘通孔衬垫从所述第一水平平面延伸到所述第二水平平面；并且
所述沟槽绝缘间隔物完全定位在所述第一水平平面和所述第二水平平面之间，并且与所述第一水平平面和所述第二水平平面中的每一者竖直地间隔开。


9.根据权利要求1所述的半导体结构，其中所述通孔结构组件包括：
掺杂半导体材料层，所述掺杂半导体材料层包括定位在所述管状导电部分内的竖直部分；和
金属材料层，所述金属材料层包括定位在所述管状导电部分内并接触所述电介质通孔芯的竖直部分。


10.根据权利要求9所述的半导体结构，其中：
所述金属材料层接触所述金属互连结构中的所述一者；并且
所述掺杂半导体材料层与所述第一水平平面竖直地间隔开。


11.根据权利要求10所述的半导体结构，其中所述通孔结构组件包括第一金属氮化物衬垫，所述第一金属氮化物衬垫从所述第一水平平面延伸到所述第二水平平面，并且在所述第二水平平面处接触所述接合垫，并且接触并横向围绕所述掺杂半导体材料层。...

【专利技术属性】
技术研发人员：森山拓海，佐佐木浩志，正森阳平，清水聪，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US