一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法技术

本发明专利技术公开了一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法利用了16位低功耗逐次逼近型模数转换器三段式电容DAC阵列的结构特点，三段式电容DAC阵列分为高、中、低段，其中中、低段的部分电容Cd2和Cd3在传统的转换过程一直接到固定电平上，因此，可以利用这些电容来校准比较器的失调电压。该16位低功耗逐次逼近型模数转换器采用的电容DAC阵列开关切换算法为Vcm

【技术实现步骤摘要】
一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法


[0001]本专利技术涉及高精度逐次逼近型模数转换器结构中的比较器失调电压校准
，特别是涉及一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法。

技术介绍

[0002]随着半导体工艺的不断进步，逐次逼近型模数转换器(Successive Approximation Analog
‑
to
‑
Digital Converter，以下简称SAR ADC)良好的工艺缩减性和功效不断凸显，对于高精度、高速、低功耗SAR ADC的研究也日益深入。图1是一般的SAR ADC结构框图，其中关键模块主要有比较器、采样开关、数模转换器(Digital
‑
to
‑
Analog Converter，以下简称DAC)以及数字控制逻辑。SAR ADC的核心原理是二分搜索法。在时序的控制下，SAR ADC首先对输入信号进行采样，然后对采样到的信号进行量化，具体过程是根据比较器每一次的比较结果来逐次拨动成二进制排列的电容DAC阵列的下极板开关，使之接到正确的电平，从而使得电容阵列上极板的电平变化不断逼近输入信号。对于追求较高精度的SAR ADC来说，非理想因素对于SAR ADC的精度影响很大，而比较器的失调电压正是其中之一。因此，在高精度SAR ADC中，比较器失调电压的校准是必需的。
[0003]目前，比较器失调电压的校准方法主要有输入失调电压存储技术、输出失调电压存储技术。图2
‑
图4是输入失调电压存储技术和输出失调电压存储技术的结构原理图。输入失调电压存储技术由于需要在比较器输入端引入电容，无法适用于带电容DAC阵列的SAR ADC；而输出失调电压存储技术需要在比较器输出端引入电容，对于追求高精度SAR ADC的比较器来说，比较器增益很大可能会使比较器输出“饱和”，影响失调电压的消除效果，同时，电容的引入会对比较器的增益、带宽产生实质性的影响。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提供一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法无需对SAR ADC的比较器或电容DAC阵列引入额外器件就能够很好地实现比较器失调电压的消除效果。
[0005]为了实现上述目的，本专利技术采用的技术方案为：
[0006]一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，所述16位低功耗逐次逼近型模数转换器包括：比较器、电容DAC阵列、控制逻辑和时钟产生电路，其中，所述电容DAC阵列包括完全相同的上电容阵列和下电容阵列；
[0007]正端输入信号通过采样开关连接到上电容阵列的上极板，该上电容阵列的上极板连接所述比较器的正输入端，负端输入信号通过采样开关连接到下电容阵列的上极板，该下电容阵列的上极板连接所述比较器的负输入端；
[0008]所述比较器的差分输出端通过所述控制逻辑后产生控制信号来控制上下电容阵
列的下极板开关，使上下电容阵列的下极板连接到对应的电平上，且控制信号用于控制比较器的时钟；上下电容阵列均包括高段电容阵列、中段电容阵列和低段电容阵列；
[0009]所述高段电容阵列通过桥接电容与所述中段电容阵列相连接，所述中段电容阵列通过桥接电容与低段电容阵列相连接；所述中段电容阵列包括校准电容Cd2，所述校准电容Cd2包括31个单位电容，所述低段电容阵列包括校准电容Cd3，所述校准电容Cd3包括15个单位电容；
[0010]所述失调电压校准方法包括如下步骤：
[0011]步骤S1、校准开始，获取比较器初始比较结果D0；
[0012]并且按照校准电容Cd2在前，校准电容Cd3在后的编序规则，对上电容阵列中的校准电容Cd2以及校准电容Cd3进行依次编序，获得上电容序列Ci，按照相同的编序规则，对下电容阵列中的校准电容Cd2以及校准电容Cd3同样进行依次编序，获得相同的下电容序列Ci；
[0013]步骤S2、从所述上电容序列Ci以及所述下电容序列Ci中选择第一个单位电容同时进行调整，根据获取的初始比较结果D0，调整该第一个单位电容下极板的切换位置，然后获得比较器输出的比较结果D1；
[0014]然后判断比较结果D1是否与初始比较结果D0相同，若不相同，则校准完成；
[0015]若相同，则同样根据初始比较结果D0，继续切换所述上电容序列Ci以及所述下电容序列Ci中第二个单位电容的下极板，获得比较器输出的比较结果D2；
[0016]步骤S3、判断比较结果D2与初始比较结果D0是否相同，若相同，则同样根据初始比较结果D0，继续对序列中第三个单位电容进行调整，循环进行，直到比较器输出的比较结果Di与初始比较结果D0不相同；
[0017]步骤S4、判断i是否大于31，若i大于31，则校准完成；
[0018]若i小于31，将初始比较结果D0重新赋值为比较结果Di，并且跳过序列中的前三十一个单位电容，根据重新赋值后的初始比较结果D0，对序列中第三十二个单位电容进行调整，获取比较结果D32；
[0019]步骤S5、判断比较结果D32是否与重新赋值后的初始比较结果D0相同，若不相同，则校准完成；
[0020]若相同，则根据重新赋值后的初始比较结果D0，对序列中下一个单位电容进行调整，循环进行，直到比较器最新的比较结果不等于重新赋值后的初始比较结果D0。
[0021]进一步的，根据初始比较结果D0，对序列中的单位电容进行调整具体为：
[0022]若初始比较结果D0为1，则将上电容序列Ci中的单位电容的下极板切换到GND，并且将下电容序列Ci中的单位电容的下极板切换VDD；
[0023]若初始比较结果D0为0,则将上电容序列Ci中的单位电容的下极板切换到VDD，并且将下电容序列Ci中的单位电容的下极板切换GND。
[0024]进一步的，在校准开始之前，将所述上电容序列Ci以及所述下电容序列Ci中电容的下极板全部接到Vcm。
[0025]进一步的，在所述步骤S4中，若i小于31，将序列中第i个单位电容的下极板重新接到Vcm。
[0026]进一步的，所述校准电容Cd2和所述校准电容Cd3的单位电容容值相同，均为1Cu，
并且所述校准电容Cd2中一个单位电容对应的权重是所述校准电容Cd3中一个单位电容对应的权重的16倍。
[0027]进一步的，单位容值的大小可以根据自身要求进行选择，需要从时序、精度、功耗、面积等方面综合考虑。单位容值越小，校准的精度就越高，但是校准的速度也会降低，功耗和面积也会相应地增加。
[0028]本专利技术的有益效果是：
[0029]1、本专利技术能够有效地降低比较器的失调电压并使之满足所需的精度，提高SAR ADC的动态范围。
[0030]2、本专利技术无需增加额外的电容，不会对比较器的性能产生任何不良影响，只需增加一些数字控制逻辑就能够达到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，所述16位低功耗逐次逼近型模数转换器包括：比较器、电容DAC阵列、控制逻辑和时钟产生电路，其中，所述电容DAC阵列包括完全相同的上电容阵列和下电容阵列；正端输入信号通过采样开关连接到上电容阵列的上极板，该上电容阵列的上极板连接所述比较器的正输入端，负端输入信号通过采样开关连接到下电容阵列的上极板，该下电容阵列的上极板连接所述比较器的负输入端；所述比较器的差分输出端通过所述控制逻辑后产生控制信号来控制上下电容阵列的下极板开关，使上下电容阵列的下极板连接到对应的电平上，且控制信号用于控制比较器的时钟；上下电容阵列均包括高段电容阵列、中段电容阵列和低段电容阵列；所述高段电容阵列通过桥接电容与所述中段电容阵列相连接，所述中段电容阵列通过桥接电容与低段电容阵列相连接；其特征在于，所述中段电容阵列包括校准电容Cd2，所述校准电容Cd2包括31个单位电容，所述低段电容阵列包括校准电容Cd3，所述校准电容Cd3包括15个单位电容；所述失调电压校准方法包括如下步骤：步骤S1、校准开始，获取比较器初始比较结果D0；并且按照校准电容Cd2在前，校准电容Cd3在后的编序规则，对上电容阵列中的校准电容Cd2以及校准电容Cd3进行依次编序，获得上电容序列Ci，按照相同的编序规则，对下电容阵列中的校准电容Cd2以及校准电容Cd3同样进行依次编序，获得相同的下电容序列Ci；步骤S2、从所述上电容序列Ci以及所述下电容序列Ci中选择第一个单位电容同时进行调整，根据获取的初始比较结果D0，调整该第一个单位电容下极板的切换位置，然后获得比较器输出的比较结果D1；然后判断比较结果D1是否与初始比较结果D0相同，若不相同，则校准完成；若相同，则同样根据初始比较结果D0，继续切换所述上电容序列Ci以及所述下电容序列Ci中第二个单位电容的下极板，获得比较器输出的比较结果D2；步骤S3、判断比较结果D2与初始比较结果D0是否相同，若相同，则...

【专利技术属性】
技术研发人员：吴建辉，陈吉荣，叶圣兴，李红，
申请(专利权)人：东南大学，
类型：发明
国别省市：