具校正功能连续近似缓存器模拟至数字转换器及校正方法技术

一种具有校正功能的连续近似缓存器模拟至数字转换器及其校正方法。连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器。至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容，其中Nd为正整数。上述校正方法包括：将第i位至第(Nd-1)位的电容耦接第一参考电压，根据第(i-1)位至第0位的电容的运作产生第一数字码，i为小于Nd的整数；将第(i+1)位至第(Nd-1)位的电容耦接所述第一参考电压，将第i位的电容耦接第二参考电压，根据第(i-1)位至第0位的电容的运作产生第二数字码；根据第一数字码第二数字码产生第i位的电容的电容权重；及根据第i位的电容的电容权重校正连续近似缓存器模拟至数字转换器。容权重校正连续近似缓存器模拟至数字转换器。容权重校正连续近似缓存器模拟至数字转换器。

【技术实现步骤摘要】
具校正功能连续近似缓存器模拟至数字转换器及校正方法


[0001]本公开涉及一种模拟数字转换器的校正方法，且特别是有关于一种连续近似缓存器模拟至数字转换器的校正方法及其电路。

技术介绍

[0002]模拟数字转换器性能的表现可能影响仪器测量的精准度，故在此应用将会要求模拟数字转换器的线性度。晶圆代工厂提供每个制程下所有装置的不匹配参数，在连续近似模拟数字转换器(Successive Approximation Register Analog-to-Digital Converter，SAR ADC)里，电容数字式模拟转换器(Capacitor Digital to Analog Converter，CDAC)影响着整体的线性度。如何在不过度放大电容数字模拟转换器的单位电容的情形下，仍可达到一定的线性度，是本
所欲解决的课题之一。

技术实现思路

[0003]根据本公开一种实施方式，提供一种连续近似缓存器模拟至数字转换器的校正方法。所述连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器，所述至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容，其中Nd为正整数。所述连续近似缓存器模拟至数字转换器的电容校正方法包括：将第z位至第(Nd-1)位的所述电容耦接第一参考电压，根据第(z-1)位至第0位的所述电容的运作产生第一数字码，其中z为小于Nd的整数；将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将第i位的所述电容耦接第二参考电压，根据第(i-1)位至所述第0位的所述电容的运作产生第二数字码，其中i为小于Nd的整数，且z小于i；根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重；以及根据所述第i位的所述电容的所述电容权重校正所述连续近似缓存器模拟至数字转换器。
[0004]依据一实施方式，本公开提供一种连续近似缓存器模拟至数字转换器的校正方法，其中连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器。至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容，其中Nd为正整数。连续近似缓存器模拟至数字转换器的电容校正方法包括：将第i位至第(Nd-1)位的电容耦接第一参考电压，根据第(i-1)位至第0位的电容的运作产生第一数字码，其中i为小于Nd的整数；将第(i+1)位至第(Nd-1)位的电容耦接所述第一参考电压，将第i位的电容耦接第二参考电压，根据第(i-1)位至第0位的电容的运作产生第二数字码；根据第一数字码与第二数字码产生第i位的电容的电容权重；以及根据第i位的电容的电容权重校正连续近似缓存器模拟至数字转换器。
[0005]依据另一实施方式，本公开提供一种具有校正功能的连续近似缓存器模拟至数字转换器，其包括：至少一电容式数字至模拟转换器，受控于多个控制信号以分别控制至少一电容式数字至模拟转换器的Nd个切换电容的切换运作，其中Nd为正整数；比较器，耦接至少一电容式数字至模拟转换器，用以将至少一电容式数字至模拟转换器的输出与比较电压进
行比较；以及控制器，耦接比较器以及至少一电容式数字至模拟转换器，用以根据比较器的输出产生控制信号及数字输出信号。控制器在校正模式时，藉由比较器的(Nd+1)次运作的结果获得至少一电容式数字至模拟转换器的第i位的电容权重，其中i为小于Nd的整数。
[0006]根据本公开另一实施方式，提供一种具有校正功能的连续近似缓存器模拟至数字转换器，包括：至少一Nd位电容式数字至模拟转换器，具有Nd位的电容，其中Nd为正整数；控制器，耦接所述至少一个电容式数字至模拟转换器。所述控制器用以执行以下电容校正程序：将第z位至第(Nd-1)位的所述电容耦接第一参考电压，根据第(z-1)位至第0位的所述电容的运作产生第一数字码，其中z为小于Nd的整数；将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将所述第i位的所述电容耦接第二参考电压，根据所述第(i-1)位至所述第0位的所述电容的运作产生第二数字码，其中i为小于Nd的整数，且z小于i；根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重；以及根据所述第i位的所述电容的所述电容权重校正所述连续近似缓存器模拟至数字转换器。
[0007]依据另一实施方式，本公开一种具有校正功能的连续近似缓存器模拟至数字转换器，包括：至少一Nd位电容式数字至模拟转换器，具有Nd位的电容；控制器，耦接比较器的输出以及至少一个电容式数字至模拟转换器。控制器进行以下电容校正程序：将第i位至第(Nd-1)位的电容耦接第一参考电压，根据第(i-1)位至第0位的电容的运作产生第一数字码，其中i为小于Nd的整数；将第(i+1)位至第(Nd-1)位的电容耦接所述第一参考电压，将第i位的电容耦接第二参考电压，根据第(i-1)位至第0位的电容的运作产生第二数字码；根据第一数字码与第二数字码产生第i位的电容的电容权重；以及根据第i位的电容的电容权重校正连续近似缓存器模拟至数字转换器。
[0008]基于上述，本公开结合窗口切换的优点，无需在信号路径上增加其他电路，而影响校正的比较器偏移以及闪烁噪声的信息。此外，本公开也可改善因校正而累积的电容权重偏差，来进一步提升电容式数字至模拟转换器的积分非线性度。
附图说明
[0009]包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。
[0010]图1是依照本公开一实施例所绘示的连续近似缓存器模拟至数字转换器的电路方块示意图。
[0011]图2是依照本公开一实施例所绘示的单端输入式连续近似缓存器模拟至数字转换器的切换机制示意图。
[0012]图3是依照本公开另一实施例所绘示的连续近似缓存器模拟至数字转换器的电路方块示意图。
[0013]图4是依照本公开另一实施例所绘示的差动输入式连续近似缓存器模拟至数字转换器的切换机制示意图。
[0014]图5为本公开一实施例的校正的时序示意图。
[0015]图6为本公开一实施例的闪烁噪声与比较器的偏移的校正示意图。
[0016]图7为本公开一实施例的电容校正的示意图。
[0017]图8为本公开一实施例的电容校正的示意图。
[0018]图9A绘示本公开一实施例的电路方块变化例的示意图。
[0019]图9B绘示本公开一实施例的电路方块变化例的示意图。
[0020]图10A与10B绘示本公开一实施例的时钟信号缩减示意图。
[0021]图11绘示本公开的连续近似缓存器模拟至数字转换器的校正方法的流程示意图。
[0022]图12是根据本专利技术一实施例的连续近似缓存器模拟至数字转换器的校正方法的流程示意图。
[0023]图13是根据本专利技术一实施例的连续近似缓存器模拟至数字转换器的校正方法的流程示意图。
[0024]附图标号说明
[0025]100、200：连续近似缓存器模拟至本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种连续近似缓存器模拟至数字转换器的校正方法，其中所述连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器，所述至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容，其中Nd为正整数，所述连续近似缓存器模拟至数字转换器的电容校正方法包括：将第z位至第(Nd-1)位的所述电容耦接第一参考电压，根据第(z-1)位至第0位的所述电容的运作产生第一数字码，其中z为小于Nd的整数；将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将第i位的所述电容耦接第二参考电压，根据第(i-1)位至所述第0位的所述电容的运作产生第二数字码，其中i为小于Nd的整数，且z小于i；根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重；以及根据所述第i位的所述电容的所述电容权重校正所述连续近似缓存器模拟至数字转换器。2.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，还包括多次执行所述电容校正方法，以获得所述第i位所述电容权重的平均值。3.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，其中将所述第z位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，根据所述第(z-1)位至所述第0位的所述电容的运作产生所述第一数字码包括：将所述第(Nd-1)位至所述第0位的所述电容的第一端耦接输入电压，所述第(Nd-1)位至所述第0位的所述电容的第二端耦接所述第一参考电压；将所述第(Nd-1)位至所述第0位的所述电容的所述第一端断开所述输入电压；以及利用所述第(z-1)位至所述第0位的电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第一数字码。4.根据权利要求3所述的连续近似缓存器模拟至数字转换器的校正方法，其中将所述第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将所述第i位的所述电容耦接所述第二参考电压，根据所述第(i-1)位至所述第0位的所述电容的运作产生所述第二数字码包括：将所述第(i+1)位至所述第(Nd-1)位的所述电容的第二端耦接所述第一参考电压，将所述第i位的电容的第二端耦接至所述第二参考电压；以及利用所述第(i-1)位至所述第0位的所述电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第二数字码。5.根据权利要求4所述的连续近似缓存器模拟至数字转换器的校正方法，其中所述至少一电容式数字至模拟转换器包括第一电容式数字至模拟转换器与第二电容式数字至模拟转换器，其中将所述第i位的电容的所述第二端耦接所述第二参考电压包括：所述第一电容式数字至模拟转换器的所述第i位的所述电容的第二端耦接所述第二参考电压；以及所述第二电容式数字至模拟转换器的所述第i位的所述电容的第二端耦接第三参考电压。6.根据权利要求5所述的连续近似缓存器模拟至数字转换器的校正方法，其中所述连续近似缓存器模拟至数字转换器还包括比较器，所述输入电压由所述比较器的输入共模电
压决定。7.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，还包括：产生所述第二数字码后，将第(i+2)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将所述第(i+1)位的所述电容耦接所述第二参考电压，根据所述第i位至所述第0位的所述电容的运作产生第三数字码；以及根据所述第一数字码与所述第三数字码产生所述第(i+1)位的所述电容的电容权重。8.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，还包括：产生所述第二数字码后，将所述第i位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将所述第(i-1)位的所述电容耦接所述第二参考电压，根据第(i-2)位至所述第0位的所述电容的运作产生第三数字码；以及根据所述第一数字码与所述第三数字码产生所述第(i-1)位的所述电容的电容权重。9.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，还包括：根据第(j-1)位至第i位的所述电容的电容权重获得第j位的所述电容的电容权重，其中Nd>j>i。10.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，其中所述电容校正方法的校正时序与所述连续近似缓存器模拟至数字转换器的操作模式时序相同。11.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，其中该所述电容校正方法在校正第i位的电容时，所述电容校正方法的校正时序省略操作模式时序中第(Nd-1)位电容至第(i+1)位的等待周期。12.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，其中所述连续近似缓存器模拟至数字转换器还包括比较器，所述第一数字码包括闪烁噪声以及所述比较器的偏移的信息。13.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法，其中根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重包括将所述第一数字码与所述第二数字码相减以产生所述第i位的所述电容的电容权重。14.一种连续近似缓存器模拟至数字转换器的校正方法，其中所述连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器，所述至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容，其中Nd为正整数，所述连续近似缓存器模拟至数字转换器的电容校正方法包括：将第i位至第(Nd-1)位的所述电容耦接第一参考电压，根据第(i-1)位至第0位的所述电容的运作产生第一数字码，其中i为小于Nd的整数；将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将所述第i位的所述电容耦接第二参考电压，根据所述第(i-1)位至所述第0位的所述电容的运作产生第二数字码；根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重；以及根据所述第i位的所述电容的所述电容权重校正所述连续近似缓存器模拟至数字转换器。15.根据权利要求14所述的连续近似缓存器模拟至数字转换器的校正方法，还包括多次执行所述电容校正方法，以获得所述第i位所述电容权重的平均值。
16.根据权利要求14所述的连续近似缓存器模拟至数字转换器的校正方法，其中将所述第i位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，根据所述第(i-1)位至所述第0位的所述电容的运作产生所述第一数字码包括：将所述第(Nd-1)位至所述第0位的所述电容的第一端耦接输入电压，所述第(Nd-1)位至所述第0位的所述电容的第二端耦接所述第一参考电压；将所述第(Nd-1)位至所述第0位的所述电容的所述第一端断开所述输入电压；以及利用所述第(i-1)位至所述第0位的电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第一数字码。17.根据权利要求16所述的连续近似缓存器模拟至数字转换器的校正方法，其中将所述第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压，将所述第i位的所述电容耦接所述第二参考电压，根据所述第(i-1)位至所述第0位的所述电容的运作产生所述第二数字码包括：将所述第(i+1)位至所述第(Nd-1)位的所述电容的第二端耦接所述第一参考电压，将所述第i位的电容的第二端耦接至所述第二参考电压；以及利用所述第(i-1)位至所述第0位的所述电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第二数字码。18.根据权利要求17所述的连续近...

【专利技术属性】
技术研发人员：锺勇辉，曾启峰，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：