一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统技术方案

本发明专利技术公开了一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，属于电阻抗成像领域，包括：FPGA控制DAC产生正弦激励信号经恒流源后输入到模拟开关阵列中，受FPGA控制激励电流注入EIT传感器，经模拟开关阵列送入仪用放大器，带通滤波器和固定增益放大器后得到模拟信号，同时送入预采样ADC和四个高精度ADC；经过预采样ADC后的信号反馈控制仪用放大器，进行增益调整完成动态增益跟踪。然后，FPGA产生四种控制时钟信号驱动高精度ADC进行并行采集；最后利用宽带模式校正算法或窄带模式校正算法，对四组并行采样的数据中增益失配误差和时间相位失配误差分别进行校正，完成幅度解调进行反演成像；本发明专利技术兼顾生物医学领域对电阻抗成像系统信噪比和采样率的要求。抗成像系统信噪比和采样率的要求。抗成像系统信噪比和采样率的要求。

【技术实现步骤摘要】
一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统


[0001]本专利技术属于电阻抗成像领域，涉及并行采样技术在电阻抗成像系统中的应用，具体是一种基于FFT(fast Fourier transform，快速傅立叶变换)和CORDIC算法(Coordinate Rotation Digital Computer，坐标旋转数字计算方法)的高速高精度阻抗数据采集系统。

技术介绍

[0002]电阻抗层析成像技术(EIT)是一种通过测量成像区域边界的电压值，进而对成像区域中电导率的分布进行重构的技术，在EIT系统中，通常未知量的数量远大于测量量的数量，这就导致EIT成像是病态的，为缓解EIT系统病态的方法，一般采用增加系统的信噪比。
[0003]但是，较低的信噪比会导致EIT成像图像中伪影的存在，进而干扰仪器的测量。随着电阻抗成像技术在生物医学和多相流测量领域的应用逐渐增加，现在生物医学领域又要求在更高的频带范围内观察生物组织的电特性，这就要求电阻抗成像系统在保证信噪比的前提下尽可能的增加系统的带宽，进而要求系统采样率的增加。
[0004]并行采样技术是一种可以有效提高系统采样率的技术，并行采样技术与电阻抗成像技术的结合，使得电阻抗成像系统可以满足生物医学及多相流领域对带宽和信噪比的要求。

技术实现思路

[0005]本专利技术针对上述问题，提出了一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，该系统同时满足了高的采样速率和高的系统信噪比。
[0006]所述的高速高精度阻抗数据采集系统，包括：EIT传感器、模拟开关阵列、仪用放大器、带通滤波器、固定增益放大器、8位预采样ADC、FPGA、四个24位高精度ADC、DAC和恒流源。
[0007]FPGA同时连接DAC、仪用放大器、模拟开关阵列、8位预采样ADC以及四个24位高精度ADC；
[0008]DAC通过恒流源连接模拟开关阵列，同时模拟开关阵列连接EIT传感器和仪用放大器，仪用放大器通过带通滤波器和固定增益放大器后，同时连接8位预采样ADC以及四个24位高精度ADC；
[0009]FPGA内部包括时钟产生模块，数据拼合模块，FFT，CORDIC正交数据生成模块，增益误差+相位误差校准模块，FIR低通滤波器和幅度解调模块；同时FPGA外接ARM。
[0010]其中，FFT、增益误差+相位误差校准模块和CORDIC正交数据生成模块采用宽带模式校正算法；FIR低通滤波器采用窄带模式校正算法。
[0011]数据拼合模块同时连接FFT和FIR低通滤波器，FFT连接增益误差+相位误差校准模块，同时增益误差+相位误差校准模块外接CORDIC正交数据生成模块，将校准后的信号传给幅度解调模块，同时反馈给FIR低通滤波器。
[0012]所述的高速高精度阻抗数据采集系统的具体工作过程如下：
[0013]首先，FPGA控制DAC产生频率为f
in
的正弦激励信号V
in
，经过恒流源后产生相同频
率的激励电流I
in
输入到模拟开关阵列中，FPGA控制模拟开关阵列以相邻激励相邻测量的方式，将激励电流I
in
注入EIT传感器；EIT传感器相邻电极之间的电压，经模拟开关阵列送入仪用放大器，带通滤波器和固定增益放大器后得到模拟信号，同时送入8位预采样ADC和四个24位高精度ADC。
[0014]然后、FPGA控制8位预采样ADC对模拟信号进行预采样，得到模拟信号幅度范围；并反馈控制仪用放大器，对增益进行调整完成动态增益跟踪。增益调节完毕后，FPGA分别产生控制时钟的ADC1_clk、ADC2_clk、ADC3_clk和ADC4_clk信号用于驱动各自对应的24位高精度ADC，以交替采样的方式对模拟信号进行并行采集，得到对应的四组采样数据，完成并行采样。
[0015]最后、FPGA利用宽带模式校正算法或窄带模式校正算法，对四组采样数据的增益失配误差和时间相位失配误差分别进行校正，校正后的数据送入幅度解调模块完成幅度解调，完成解调后的数据送入ARM中进行反演成像。
[0016]本专利技术与现有技术相比，具有以下优势：
[0017](1)一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，提出了动态增益跟踪技术和并行采样技术，使得本专利技术可以兼顾生物医学领域对电阻抗成像系统信噪比和采样率(带宽)的要求。
[0018](2)一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，提出了并行采样失配误差宽带校正算法和窄带校正算法，可以根据实际工作情况选择不同的工作模式以达到性能和资源的平衡。
附图说明
[0019]图1为本专利技术基于FFT和CORDIC算法的高速高精度阻抗数据采集系统框图；
[0020]图2为本专利技术FPGA控制四个24位高精度ADC并行对模拟信号进行采集的时序图；
[0021]图3为本专利技术动态增益跟踪的部分时序图；
[0022]图4为本专利技术FPGA内部的结构示意图；
[0023]图5为本专利技术实施例基于PCB+树脂外腔壁的微小尺度静态电阻抗成像传感器示意图；
[0024]图6为本专利技术实施例基于PCB+树脂外腔壁的微小尺度动态电阻抗成像传感器示意图。
[0025]1‑
EIT传感器；2
‑
模拟开关阵列；3
‑
仪用放大器；4
‑
带通滤波器；5
‑
固定增益放大器；6
‑
8位预采样ADC；7
‑
FPGA；8
‑
24位高精度ADC；9
‑
DAC；10
‑
恒流源；11
‑
窄带模式校正算法；12
‑
宽带模式校正算法；13
‑
幅度解调模块；14
‑
ARM；15
‑
树脂外腔壁；16
‑
8电极/16电极PCB；17
‑
传感器中心区域；18
‑
静态电阻抗成像传感器；19
‑
电极区域；
[0026]71
‑
时钟产生模块；72
‑
数据拼合模块；73
‑
FFT；74
‑
增益误差+相位误差校准模块；75
‑
CORDIC正交数据生成模块；76
‑
FIR低通滤波器；77
‑
幅度解调模块。
具体实施方式
[0027]为了便于本领域普通技术人员理解和实施本专利技术，下面结合附图对本专利技术作进一步的详细和深入描述。
[0028]现有技术中，并行采样技术是一种可以有效提高系统采样率的技术；并行采样技术与电阻抗成像技术的结合，使得电阻抗成像系统可以满足生物医学及多相流领域对带宽和信噪比的要求。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，其特征在于，包括：EIT传感器、模拟开关阵列、仪用放大器、带通滤波器、固定增益放大器、预采样ADC、FPGA、四个高精度ADC、DAC和恒流源；FPGA同时连接DAC、仪用放大器、模拟开关阵列、预采样ADC以及四个高精度ADC；DAC通过恒流源连接模拟开关阵列，同时模拟开关阵列连接EIT传感器和仪用放大器，仪用放大器通过带通滤波器和固定增益放大器后，同时连接预采样ADC以及四个高精度ADC。2.基于权利要求1所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，其特征在于，所述预采样ADC为8位，所述高精度ADC为24位。3.基于权利要求1所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，其特征在于，所述的FPGA内部包括时钟产生模块，数据拼合模块，FFT，CORDIC正交数据生成模块，增益误差+相位误差校准模块，FIR低通滤波器和幅度解调模块；同时FPGA外接ARM；数据拼合模块同时连接FFT和FIR低通滤波器，FFT连接增益误差+相位误差校准模块，同时增益误差+相位误差校准模块外接CORDIC正交数据生成模块，将校准后的信号传给幅度解调模块，同时反馈给FIR低通滤波器。4.基于权利要求3所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，其特征在于，所述的FFT、增益误差+相位误差校准模块和CORDIC正交数据生成模块采用宽带模式校正算法；FIR低通滤波器采用窄带模式校正算法。5.基于权利要求1所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，其特征在于，所述的高速高精度阻抗数据采集系统的具体工作过程如下：首先，FPGA控制DAC产生频率为f
in
的正弦激励信号V
in
，经过恒流源后产生相同频率的激励电流I
in
输入到模拟开关阵列中，FPGA控制模拟开关阵列以相邻激励相邻测量的方式，将激励电流I
in
注入EIT传感器；EIT传感器相邻电极之间的电压，经模拟开关阵列送入仪用放大器，带通滤波器和固定增益放大器后得到模拟信号，同时送入预采样ADC和四个高精度ADC；然后、FPGA控制预采样ADC对模拟信号进行预采样，得到模拟信号幅度范围；并反馈控制仪用放大器，对增益进行调整完成动态增益跟踪；增益调节完毕后，FPGA分别产生控制时钟的ADC1_clk、ADC2_clk、ADC3_clk和ADC4_clk信号用于驱动各自对应的高...

【专利技术属性】
技术研发人员：孙江涛，白旭，朱海，徐立军，田文斌，谢跃东，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：