存储装置及其制造方法制造方法及图纸

本发明专利技术提供一种存储装置及其制造方法。此存储装置包括一半导体基底，其中半导体基底包含一沟槽隔离结构以及一主动区位于沟槽隔离结构的一侧。存储装置还包括两相邻的埋入式字线以及第一介电层，其中埋入式字线设置于半导体基底内且相互分离，第一介电层位于半导体基底上并对应两相邻的埋入式字线的上方。存储装置还包括一接触插塞，位于主动区的半导体基底上。接触插塞包含一导体层以及一外延层，其中导体层位于第一介电层的侧壁上，外延层位于导体层的侧壁上并延伸进入半导体基底。存储装置还包括一第二介电层，位于半导体基底上并覆盖接触插塞和沟槽隔离结构。接触插塞和沟槽隔离结构。接触插塞和沟槽隔离结构。

Storage device and manufacturing method thereof

【技术实现步骤摘要】
存储装置及其制造方法


[0001]本专利技术有关于一种存储装置，且特别有关于一种动态随机存取存储装置及其制造方法。

技术介绍

[0002]随着半导体技术的提升，为了符合消费者对于小型化电子装置的需求，动态随机存取存储器中存储单元的尺寸缩小，存储器单元的集成度(integration degree)也随之增加。而埋入式字线动态随机存取存储器(buried word line DRAM)的发展正是为了满足增加的动态随机存取存储器的集成度的需求，以加快元件的操作速度。再者，于埋入式字线动态随机存取存储器中更发展出隔离结构(例如沟槽隔离结构)，以避免字线之间的干扰。
[0003]传统用来形成存储装置的各部件例如隔离结构、埋入式字线、位线以及电容器接触件(或称接触插塞)的多道工艺中，其所进行的步骤容易产生对位不准的问题。而随着存储装置的集成度不断增加，字线之间的间距和隔离结构之间的间距也不断缩小，对位不准的问题也更益严重。例如，在基底上方的电容器接触件(或称接触插塞)对位不准，可能会使电容器接触件与主动区之间的接触面积减少，使得电容器接触件与主动本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储装置，其特征在于，包括：一半导体基底，包含一沟槽隔离结构以及一主动区位于所述沟槽隔离结构的一侧；两相邻的埋入式字线，设置于所述半导体基底内且相互分离；一第一介电层，位于所述半导体基底上并对应所述两相邻的埋入式字线的上方；一接触插塞，位于所述主动区的所述半导体基底上，所述接触插塞包含：一导体层，位于所述第一介电层的侧壁上；以及一外延层，位于所述导体层的侧壁上并延伸进入所述半导体基底；一第二介电层，位于所述半导体基底上并覆盖所述接触插塞和所述沟槽隔离结构。2.根据权利要求1所述的存储装置，其特征在于，所述外延层的底面低于所述沟槽隔离结构的顶面，但高于所述埋入式字线的顶面。3.根据权利要求1所述的存储装置，其特征在于，所述第二介电层直接接触所述外延层。4.根据权利要求1所述的存储装置，其特征在于，所述导体层为一多晶硅层，所述外延层为一外延硅层。5.根据权利要求1所述的存储装置，其特征在于，所述接触插塞还包括另一导体层位于所述导体层和所述外延层的上方并直接接触所述导体层和所述外延层，其中所述另一导体层的阻值低于所述导体层的阻值。6.根据权利要求1所述的存储装置，其特征在于，所述主动区为第一主动区，所述导体层和所述外延层分别为第一导体层与第一外延层，所述半导体基底还包括：一第二主动区，所述第一主动区和所述第二主动区分别位于所述沟槽隔离结构的两侧，所述第二主动区具有第二接触插塞，所述第二接触插塞包含第二导体层以及位于所述第二导体层的侧壁上的第二外延层，其中，所述第二介电层位于所述第一外延层与所述第二外延层之间。7.一种存储装置的制造方法，其特征在于，包括：提供一半导体结构，包含一半导体基底、一沟槽隔离结构位...

【专利技术属性】
技术研发人员：徐嘉兰，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：