【技术实现步骤摘要】
存储器及其制备方法
[0001]本专利技术涉及半导体
，尤其涉及一种存储器及其制备方法。
技术介绍
[0002]动态随机存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。
[0003]现有的动态随机存储器，一般是先形成浅沟槽隔离结构定义出有源区，然后在有源区中刻蚀形成埋入式字线，在埋入式字线之间形成位线接触柱塞，再通过位线连接各位线接触柱塞；且现有技术中较主流的动态随机存储器是3HPAA乘2HPWL结构，3HPAA乘2HPWL确定一个位单元(英文全称为cell bit)面积，3HPAA乘2HPWL指3倍的有源区(英文全称为active region，英文简称为AA)的半节距(英文全称为half pitch，英文简称为HP)乘以2倍的字线(英文全称为word line，英文简称为WL)的半节距。然而，这种结构的动态随机存储器集成度较低。
技术实现思路
[0004]鉴于上述问题，本专利...
【技术保护点】
【技术特征摘要】
1.一种存储器，其特征在于，包括基底，所述基底上设置有隔离层，所述隔离层内间隔排布有多条位线，多条所述位线沿第一方向排布，且每条所述位线呈S形。2.根据权利要求1所述的存储器，其特征在于，每条所述位线包括间隔排布且依次连接的多个第一位线结构和多个第二位线结构，所述第一位线结构沿第二方向延伸，所述第二方向相对所述第一方向倾斜设置，所述第二位线结构沿第三方向延伸，所述第三方向相对所述第一方向倾斜设置，且所述第三方向与所述第二方向相对所述第一方向的倾斜方向相反。3.根据权利要求2所述的存储器，其特征在于，每条所述位线上设置有间隔排布的多个位线接触柱塞，所述位线接触柱塞设置在所述隔离层内，且每个所述位线接触柱塞设置在对应的所述第一位线结构和所述第二位线结构的连接位置。4.根据权利要求3所述的存储器，其特征在于，每个所述位线接触柱塞上设置有源区，所述有源区设置在所述隔离层内。5.根据权利要求4所述的存储器，其特征在于，所述隔离层内还设置有多条字线，多条所述字线沿第四方向排布，每条所述字线沿所述第一方向延伸，所述第四方向与所述第一方向垂直设置。6.根据权利要求5所述的存储器，其特征在于，每条所述字线包括多个栅极和多个字线结构，每个所述栅极对应设置在一个所述有源区内，每条所述字线包括的多个所述栅极对应设置在同一列所述有源区内，同一列所述有源区沿所述第一方向排布，多个所述栅极和多个所述字线结构一一间隔设置，每个所述字线结构设置在所述隔离层内，每个所述字线结构用于连接相邻两个所述栅极。7.根据权利要求5或6所述的存储器，其特征在于，所述字线包括金属层和介质层，所述介质层包括第一介质层、第二介质层和第三介质层，所述第一介质层的顶面设置所述金属层和所述第二介质层，所述第二介质层设置在所述金属层的相对两侧面，所述金属层的顶面和所述第二介质层的顶面设置所述第三介质层。8.根据权利要求5或6所述的存储器，其特征在于，每条所述字线上间隔设置有多个节点接触柱塞，每个所述节点接触柱塞与所述有源区的顶端电连接，所述节点接触柱塞与所述位线接触柱塞在垂直于所述基底方向上一一对应。9.一种存储器的制备方法，其特征在于，包括如下步骤：提供基底；在所述基底上形成多条位线沟槽，多条所述位线沟槽沿第一方向排布，且每条所述位线沟槽呈S形；在每条所述位线沟槽内形成第一隔离层，所述第一隔离层的厚度小于所述位线沟槽的深度；在所述第一隔离层上形成位线，所述第一隔离层和所述位线的总厚度小于所述位线沟槽的深度，多条所述位线沿第一方向排布，且每条所述位线呈S形；在所述位线上形成第二隔离层，所述第二隔离层的顶面与所述基底的顶面平齐；去除相邻的隔离墙之间的所述基底，且保留所述第一隔离层底面以下的所述基底，其中，所述隔离墙包括所述第一隔离层、所述位线以及所述第二隔离层；在相邻的所述隔离墙之间的间隙内形成第三隔离层，所述第三隔离层、所述第二隔离
层和所述第一隔离层共同形成隔离层。10.根据权利要求9所述的存储器的制备方法，其特征在于，在所述...
【专利技术属性】
技术研发人员：乔梦竹，陈涛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。