半导体结构制造技术

本申请提供了一种半导体结构，该半导体结构包括基底结构、栅氧化层、第一氧化层和导电插塞，其中，基底结构包括衬底、源区和漏区，其中，源区和漏区间隔地设置在衬底中，衬底具有沟槽，沟槽位于相邻的源区和漏区之间；栅氧化层，位于衬底的表面上以及沟槽的内壁上；第一氧化层，位于栅氧化层的远离沟槽的内壁的表面上，第一氧化层包括至少一个子氧化层；导电插塞，位于沟槽的剩余部分中。该半导体结构使得栅极具有至少一层子氧化层，保证了半导体结构的栅极的工作电压较低，从而使得栅感应漏极漏电流较小，有效地缓解了漏极漏电流现象，保证了半导体结构的可靠性较好。了半导体结构的可靠性较好。了半导体结构的可靠性较好。

【技术实现步骤摘要】
半导体结构


[0001]本申请涉及半导体领域，具体而言，涉及一种半导体结构。

技术介绍

[0002]随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。由于存储半导体器件高度集成，因此使用了埋入式沟道阵列晶体管(Buried Channel Array Transistor，简称BCAT)，这样可以延长沟道(Channel)，减少因短道效应(Short Channel Effect，简称SCE)引起的漏电流以克服短沟效应并且减小晶体管的尺寸。
[0003]然而，随着DRAM尺寸的不断缩小，引发驱动(Drive)电流减少以及静态功耗的泄漏电流现象逐渐显现，其中泄漏电流主要包括亚阈泄漏电流、栅泄漏电流以及栅感应漏极漏电流(gate
‑
induced drain leakage，简称GIDL)。GIDL是金属
‑
氧化物半导体场效应晶体管(MOSFET)主要的断态漏电流。MOSFET(Metal
‑
Oxide/>‑
Se本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底结构，包括衬底、源区和漏区，其中，所述源区和所述漏区间隔地设置在所述衬底中，所述衬底具有沟槽，所述沟槽位于相邻的所述源区和所述漏区之间；栅氧化层，位于所述衬底的表面上以及所述沟槽的内壁上；第一氧化层，位于所述栅氧化层的远离所述沟槽的内壁的表面上，所述第一氧化层包括至少一个子氧化层；导电插塞，位于所述沟槽的剩余部分中。2.根据权利要求1所述的半导体结构，其特征在于，所述子氧化层包括：第一子氧化层，位于所述栅氧化层的远离所述沟槽的内壁的表面上，所述第一子氧化层为所述第一氧化层。3.根据权利要求2所述的半导体结构，其特征在于，所述第一子氧化层的材料为TiN。4.根据权利要求1所述的半导体结构，其特征在于，所述子氧化层包括：第二子氧化层，位于所述栅氧化层的远离所述沟槽的内壁的表面上；第三子氧化层，位于所述第二子氧化层的远离所述栅氧化层的表面上，所述第三子氧化层和所述第二子氧化层...

【专利技术属性】
技术研发人员：邢庸宇，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：