半导体结构及其形成方法技术

本发明专利技术实施例提供一种半导体结构及其制作方法，半导体结构包括：基底，基底内具有围成凹槽的栅介质层，凹槽的延伸方向平行于基底表面，源区和漏区位于凹槽顶部的相对两侧；第一栅极，包括第一功函数层和第一导电层，第一功函数层覆盖凹槽底面和部分侧壁，第一导电层覆盖第一功函数层表面；第二栅极，包括第二功函数层和第二导电层，第二栅极层叠于第一栅极上且顶面低于基底表面，第二功函数层覆盖凹槽部分侧壁，第二导电层填充于第二功函数层围成的区域内，在垂直于基底表面的方向上，单位厚度的第二导电层的电阻小于单位厚度的第一导电层的电阻。本发明专利技术实施例有利于减小半导体结构的漏电流。的漏电流。的漏电流。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构及其形成方法。

技术介绍

[0002]当栅漏交叠区电场很强时，交叠区界面附近的电子在价带和导带之间发生带带隧穿而形成电流，一般将这种电流称之为栅诱导漏极泄露电流(gate
‑
induce drain leakage，GIDL)。
[0003]GIDL电流的大小与漏极附近栅介质层的厚度有关，厚度越大，GIDL电流越小。因此，为了解决GIDL电流问题，现有方法通常在MOS晶体管中使用较厚的栅介质层，然而，较厚的栅介质层会使得栅极对沟道的控制能力变差，阈值电压升高，进而使得MOS晶体管需要更高的驱动电压。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构及其形成方法，有利于在不改变驱动电压的情况下，减小半导体结构的GIDL电流。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，所述基底内具有源区、漏区以及栅介质层，所述栅介质层位于所述源区和所述漏区之间，所述栅介质层围成凹槽，所述凹槽的延伸方向平行于所述基底表面，所述源区和所述漏区位于所述凹槽顶部的相对两侧；第一栅极，包括第一功函数层和第一导电层，所述第一栅极填充于所述凹槽内，所述第一功函数层覆盖所述凹槽底面和部分侧壁，所述第一导电层覆盖所述第一功函数层表面，所述第一导电层顶面平齐于或低于所述第一功函数层顶面；第二栅极，包括第二功函数层和第二导电层，所述第二栅极层叠于所述第一栅极上且顶面低于所述基底表面，所述第二功函数层覆盖所述凹槽部分侧壁，所述第二导电层覆盖所述第二功函数层表面，所述第二导电层顶面平齐于或低于所述第二功函数层顶面，在垂直于所述基底表面的方向上，单位厚度的所述第二导电层的电阻小于单位厚度的所述第一导电层的电阻；隔离层，层叠于所述第二栅极上且填充满所述凹槽。
[0006]另外，根据权利要求1所述的半导体结构，其特征在于，在垂直于所述延伸方向的横截面内，所述第二导电层的截面呈倒梯形，在平行于所述倒梯形底边的水平方向上，所述第二导电层的最小宽度大于等于所述第一导电层的最大宽度。
[0007]另外，所述第二导电层的材料与所述第一导电层的材料相同。
[0008]另外，所述第二导电层的材料的电阻率小于所述第一导电层的材料的电阻率。
[0009]另外，所述第一功函数层的材料的功函数大于所述第二功函数层的材料的功函数。
[0010]另外，在垂直于所述延伸方向的横截面内，所述第二功函数层的水平宽度大于所述第一功函数层的水平宽度。
[0011]另外，所述第一功函数层由一种材料构成，所述第二功函数层由另一种材料构成。
[0012]另外，所述栅介质层包括所述第一栅极覆盖的第一部分和所述第二栅极覆盖的第二部分，在垂直于所述延伸方向且平行于所述基底表面的水平方向上，所述第二部分的宽度小于所述第一部分的宽度。
[0013]另外，在所述水平方向上，记所述第一功函数层的宽度与所述第一部分的宽度之和为第一宽度，记所述第二功函数层的宽度与所述第二部分的宽度之和为第二宽度，所述第二宽度小于等于所述第一宽度。
[0014]相应地，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有源区、漏区以及栅介质层，所述栅介质层位于所述源区和所述漏区之间，所述栅介质层围成凹槽，所述凹槽的延伸方向平行于所述基底表面，所述源区和所述漏区位于所述凹槽顶部的相对两侧；形成第一栅极，包括第一功函数层和第一导电层，所述第一栅极填充于所述凹槽内，所述第一功函数层覆盖所述凹槽底面和部分侧壁，所述第一导电层覆盖所述第一功函数层表面，所述第一导电层顶面平齐于或低于所述第一功函数层顶面；形成第二栅极，包括第二功函数层和第二导电层，所述第二栅极层叠于所述第一栅极上，且所述第二栅极顶面低于所述基底表面，所述第二功函数层覆盖所述凹槽部分侧壁，所述第二导电层覆盖所述第二功函数层表面，所述第二导电层顶面平齐于或低于所述第二功函数层顶面，在垂直于所述基底表面的方向上，单位厚度的所述第二导电层的电阻小于单位厚度的所述第一导电层的电阻；形成隔离层，层叠于所述第二栅极上且填充满所述凹槽。
[0015]另外，提供所述栅介质层和形成所述第一栅极的步骤包括：提供初始栅介质层，所述初始栅介质层围成初始凹槽；形成所述第一栅极，所述第一栅极覆盖所述初始凹槽底面和部分侧壁；以所述第一栅极为掩膜，刻蚀未被覆盖的部分所述初始栅介质层，以在垂直于所述延伸方向且平行于所述基底表面的水平方向上，减薄未被覆盖的部分所述初始栅介质层的厚度，剩余所述初始栅介质层作为所述栅介质层。
[0016]另外，形成所述第二功函数层的工艺步骤包括：在形成所述第一栅极之后，形成覆盖所述凹槽侧壁和所述第一栅极顶面的第二功函数膜；对所述第二功函数膜进行回刻，以暴露所述第一导电层；在垂直于所述延伸方向的横截面内，剩余所述第二功函数膜所包围的区域的截面呈倒梯形，在所述水平方向上，所述倒梯形的最小宽度大于等于所述第一导电层的最大宽度。
[0017]另外，采用湿法刻蚀工艺对所述第二功函数膜进行回刻。
[0018]另外，形成所述第二栅极的工艺步骤包括：在回刻所述第二功函数膜之后，形成填充满所述凹槽的第二导电膜；对所述第二功函数膜和所述第二导电膜进行回刻，形成所述第二栅极，所述第二栅极顶面低于所述基底表面。
[0019]另外，所述第二导电膜的材料与所述第一导电层的材料相同。
[0020]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0021]上述技术方案中，设置第二导电层的单位厚度电阻较小，如此，可在不改变第一导电层和第二导电层的厚度，以及不减小半导体结构的驱动电压的情况上，减小第二导电层的分压，进而减小第二栅极与漏极之间的电场，从而减小强电场导致的GIDL电流，提高半导体结构的刷新性能。
[0022]另外，由于栅介质层第一部分的厚度较厚，对电场的敏感性较低，第一栅极与沟道之间不容易形成栅泄露电流，因此，可设置第二部分的厚度较薄，使得栅漏交叠区处的硅中
电子更容易被驱动而朝沟道移动，从而减小第二栅极与漏极之间的电场，进而减小GIDL电流；同时，由于电子更容易受驱动而朝沟道移动，因此，无需施加较大的驱动电压，就可以有效控制电子的移动。
附图说明
[0023]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
[0024]图1为半导体结构的结构示意图；
[0025]图2至图5为半导体结构的形成方法各步骤对应的结构示意图；
[0026]图6为本专利技术实施例提供的半导体结构的结构示意图；
[0027]图7至图13为本专利技术实施例提供的半导体结构的形成方法各步骤对应的结构示意图。
具体实施方式
[0028]参考图1，半导体结构包括：基底10，基底10内具有源区(未图示)、漏区(未图示)以及栅介质层11，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底内具有源区、漏区以及栅介质层，所述栅介质层位于所述源区和所述漏区之间，所述栅介质层围成凹槽，所述凹槽的延伸方向平行于所述基底表面，所述源区和所述漏区位于所述凹槽顶部的相对两侧；第一栅极，包括第一功函数层和第一导电层，所述第一栅极填充于所述凹槽内，所述第一功函数层覆盖所述凹槽底面和部分侧壁，所述第一导电层覆盖所述第一功函数层表面，所述第一导电层顶面平齐于或低于所述第一功函数层顶面；第二栅极，包括第二功函数层和第二导电层，所述第二栅极层叠于所述第一栅极上且顶面低于所述基底表面，所述第二功函数层覆盖所述凹槽部分侧壁，所述第二导电层覆盖所述第二功函数层表面，所述第二导电层顶面平齐于或低于所述第二功函数层顶面，在垂直于所述基底表面的方向上，单位厚度的所述第二导电层的电阻小于单位厚度的所述第一导电层的电阻；隔离层，层叠于所述第二栅极上且填充满所述凹槽。2.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述延伸方向的横截面内，所述第二导电层的截面呈倒梯形，在平行于所述倒梯形底边的水平方向上，所述第二导电层的最小宽度大于等于所述第一导电层的最大宽度。3.根据权利要求2所述的半导体结构，其特征在于，所述第二导电层的材料与所述第一导电层的材料相同。4.根据权利要求1所述的半导体结构，其特征在于，所述第二导电层的材料的电阻率小于所述第一导电层的材料的电阻率。5.根据权利要求1所述的半导体结构，其特征在于，所述第一功函数层的材料的功函数大于所述第二功函数层的材料的功函数。6.根据权利要求5所述的半导体结构，其特征在于，在垂直于所述延伸方向的横截面内，所述第二功函数层的水平宽度大于所述第一功函数层的水平宽度。7.根据权利要求5或6所述的半导体结构，其特征在于，所述第一功函数层由一种材料构成，所述第二功函数层由另一种材料构成。8.根据权利要求1或6所述的半导体结构，其特征在于，所述栅介质层包括所述第一栅极覆盖的第一部分和所述第二栅极覆盖的第二部分，在垂直于所述延伸方向且平行于所述基底表面的水平方向上，所述第二部分的宽度小于所述第一部分的宽度。9.根据权利要求8所述的半导体结构，其特征在于，在所述水平方向上，记所述第一功函数层的宽度与所述第一部分的宽度之和为第一宽度，记所述第二功函数层的宽度与所述第二部分的宽度之和为第二宽度，所述第二宽度小于等于所述第一宽度。10.一种半导体结构的形成方法，其特征在于，包括：提...

【专利技术属性】
技术研发人员：元大中，朴淳秉，平尔萱，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：