信息处理系统技术方案

ＤＭＡ支持机构包括以选出的标准Ｉ／Ｏ装置的名义执行ＤＭＡ周期的直接存储器存取（ＤＭＡ）控制器，和使ＤＭＡ周期能通过外部总线执行的直接存储器存取（ＤＭＡ）支持逻辑。ＤＭＡ支持逻辑包括直联到带有Ｉ／Ｏ桥的ＤＭＡ控制器的边带信号，边带信号包括判别ＤＭＡ控制器为其执行ＤＭＡ周期的所选取Ｉ／Ｏ装置总线大小的信息。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般是关于发生在计算机系统的存储器操作，更具体而言，本专利技术是关于对通过总线桥接而互联的大量总线的计算机系统中的直接存储器存取(DMA)的逻辑支持。典型的计算机系统包括多个总线，系统中的每一个总线都有多个装置联在其上面，并且他们通过总线相互局部地进行通讯。通过不同的总线进行整个系统内的通讯是必要的，然而，这就要求联在一个总线上的装置能对联在另一个总线上的装置进行读出或写入信息或者反之。为个允许联在不同总线的装置之间进行整个系统内有通讯，提供了总线与总线之间的桥接(接口)以匹配一总线协议书另一总线协议书的通讯。已知的总线对总线的桥接包括了下述转让给IBM公司的已经公开了的并且正在进行审查的专利申请申请号为07/815992、标题为“具有双总线结构的计算机系统的总线控制逻辑”;申请号是07/816184、标题为“奇偶错误检测和恢复”;申请号是07/816204、标题为“高速缓冲存储器检测和数据无效技术”;申请号是07/816203、标题为“具有双总结构的计算机系统的总线接口逻辑”;申请号为07/816691、标题为“总线接口单元的双向数据存储机构”;申请号是07/816693、标题为“控制总线操作速度的总线接口”;申请号是07/816116、标题为“具有双总线结构的计算机系统的判优控制逻辑”;申请号是07/816698、标题为“在总线对总线接口中决定地址位置的方法和装置”，以上申请在1992年2月2日递交的，这些申请描述了允许联在系统中不同总线上的装置进行整个系统内的通讯的机构。在多总线计算机系统中的每一个总线对总线的桥接是用来联接系统中的两个总线，可以使用各种类型的总线以构成给定的计算机系统。作为例子，标准的I/O总线可以包括ISA或微通道(“MC-A”)总线，这些总线经常用来把现存的外部设备I/O装置联到以集中的、高性能的总线为核心构筑的系统。一个已经广泛接受的这类高性能总线之一是PCI(外部部件相互联接)总线，该总线能在相对短的时间间隔内进行极快的数据传输(有至每秒转输120兆字节数据)，PCI总线能实现如此高的性能，部分原因是因为它能直接接到其它的高速总线上，例如能联到联接CPU的系统总线上，这就提供了接在PCI总线的装置和接到系统总线的装置之间的快速数据传输。事实上，在一些高集成装置的操作中，例如某图形数据包控制器，就要求使用高性能总线例如PCI总线直接联接到系统总线上，此外，PCI总线结构并不需要任何“粘接逻辑”去操作联接到它上面的外部设备，其它总线的粘接逻辑典型地是由各种各样的硬件成份组成，例如解码器，缓冲器或锁存器等，它们安装在外部设备和总线之间。主PCI总线是在33MHz的同步时钟信号下操作，通过PCI总线传送的数据串是32比特长的。在PCI总线上的32比特的数据串被称为双字(DWORO)，它可以分为4个字节，每个字节包括一个8比特的数据，由PCI总线运载的地址和数据信息被多路转接成为一个信号。多路转接取消了要求分开地址线和数据线的要求，和其它总线结构相反，也减少了PCI总线环境所要的信号的数量。PCI总线结构所需的信号的数量是在45-47之间，而非多路转接总线典型地需要该数字的两倍，因此，由于信号的数量减少了，需要支持接到PCI总线的装置的联接线引线的数量也减少了相应的数量。因此，PCI结构特别适用于高集成的台式计算机系统。1993年4月30发表的“外部部件相互联接(PCI)版本2.0说明书”;1992年11月1发表的“基本的PCI系统设计指南”，版本0.6;和1992年11月6发表的“外部部件相互联接(PCI)插入板/联接器附弄”(草案)提供了PCI总线结构的操作和结构的更详细描述;以上的全部文章是由PCI专门工作小组给出的，它们的全文在此作为参考文献。如果在PCI总线和标准的I/O总线之间的通讯协议不同，在计算机系统中将PCI总线接至标准的I/O总线就会有问题。例如，和接到一标准I/O总的装置比，联接到PCI总线的装置能以不同的方式处理直接存储器存取(DMA)周期。DMA周期是这样一种操作，在该操作中，在DMA控制器的控制下数据在系统存储器和输入/输出单元之间进行传输而无需CPU的干预。直接联接到PCI总线的大多数装置一般都是高性能的32位总线主装置，这些主装置具有它们自己的内置DMA控制逻辑。这样的总线主装置并不需要依赖系统提供的DMA控制器，由此允许装置依靠自己启动DMA传输而不是依靠系统DMA控制器去启动DMA传输。DMA从装置一般是低性能的、较便宜的并且要在系统DMA控制器的帮助下执行DMA传送。典型的DMA从装置的实例是串行端口，并行端口和软盘装置。为了维持包括有标准I/O总线例如ISA或MC-A总线的任一系统的硬件和软件兼容性，这就要求这些标准I/O装置和标准系统DMA控制器共存在一个系统内。DMA控制器可以是ISA或PS2结构。虽然ISA和PS2 DMA控制器略微不同，但它们都需要一组专门的信号以进行控制判优和数据传送。需要一DMA控制器来维持与现存硬件(I/O装置)的兼容性。DMA控制器有特殊的功能，如要求判优，确定总线尺寸，DMA周期(例如，传输定时和端口计数)，和各种操作模式(例如，单次/脉冲式/请求/级联)。DMA控制器一般地设置在标准的I/O总线上，这样没有标准的I/O总线就构不成系统。PCI总线对具有位于在PCI总线上的DMA控制器的系统不提供信号或支持。在标准I/O总线上的I/O装置可能比接到PCI总线上的装置更少地面向性能和更多地需要DMA控制器的帮助以执行DMA周期(例如，没有内置的DMA控制器的8、16或32位的I/O装置)。当DMA控制器为不同类型的从装置管理DMA周期时，它需要动态确定总线尺寸，这指它需要知道一特定从装置的大小(8位，16位，等)，并且以该装置的名义管理DMA周期。标准的I/O总线，例如AT ，ISA或MICROCHANNEL 总线一般支持这样动态确定总线尺寸。但是因为PCI总线在结构上并没有设置这样动态确定总线大小的能力，所以PCI总线不能支持涉及DMA从装置的DMA周期。因此联接到其本身又联接到PCI总线的标准I/O桥的DMA从装置就不能由DMA控制器通过PCI总线控制的以它们的名义执行的DMA操作。然而，如果多总线系统结构要求在标准I/O总线的DMA从装置通过PCI总线对系统存储器进行存取时，这样的操作是必要的。本专利技术的目的是为在通过标准总线桥与高性能总线(例如PCI总线)连接的标准I/O总线上的DMA从装置提供一支持DMA周期的机制，以便允许DMA控制器以从装置的名义通过PCI总线执行对系统存储器的DMA周期。通过确定允许系统DMA控制器总是存在在PCI总线上的对于标准I/O桥的边带接口就提供了该机制。通过使用边带，在任选扩展总线上的DMA从装置也能获得支持。此外，DMA特定的边带信号也可以使用现存的边带信号进行多路传输。本专利技术解决了通过PCI总线以从I/O装置的名义支持DMA周期的问题。本专利技术定义了在DMA控制器和标准DMA兼容扩展总线之间提供必要联系的包含边带信号的PCI总线的扩展。一些边带信号利用判优信号进行多路传输，以便减少在PCI总线上实现DMA周期支持所必需的引线数量。为了通过PC本文档来自技高网...

【技术保护点】
信息处理系统，包括中央处理单元（ＣＰＵ）； 一系统总线，联接所说的ＣＰＵ到系统存储器，使得所说的ＣＰＵ能读取数据或写数据到所说的系统存储器； 一接到所说ＣＰＵ的第二系统总线； 一联接所说第二系统总线到外部设备总线的主桥； 一输入／输出（Ｉ／Ｏ）桥，联接所说的外部设备总线到标准的Ｉ／Ｏ总线，所说的标准Ｉ／Ｏ总线具有联到它上面的大量的标准Ｉ／Ｏ装置；和 一判优逻辑，在判优模式中，在竟争存取所说的标准Ｉ／Ｏ总线的大量的标准Ｉ／Ｏ装置之间进行判优，其中在批准的模式中，选出的标准Ｉ／Ｏ装置获准对所说的标准Ｉ／Ｏ总线进行存取；其特征是：还包括： 一直接存储器存取（ＤＭＡ）控制器，以选中的标准Ｉ／Ｏ装置的名义执行ＤＭＡ周期，其中数据在所说的系统存储器和所说选中Ｉ／Ｏ装置之间进行传送而不受到所说ＣＰＵ的干预；和 使所说ＤＭＡ周期能够通过所说外部总线被执行的直接存储器存取（ＤＭＡ）支持逻辑。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：N阿明尼，PM布兰德，BF包利，RG霍夫曼，TJ罗曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]