微处理器和存储器间交换数据的电路和含此电路的计算机制造技术

为了允许一个外部存储器空间进入配有超高速缓冲存储器的微处理器的存储器空间，一个集成电路用作微处理器和组成外部存储器空间的贮存单元之间的接口。集成电路包括一个堆栈，其大小设计为用来容纳一个来自贮存单元的数据块，使得来自贮存单元的数据块被看成超高速缓冲存储器中的一个或多个块。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术的领域是在数据处理系统中一个微处理器和一个或多个远程存储器之间的数据交换。一般地，一个微处理器的功能是执行存储在它的存储器空间内的程序的指令。这种存储器空间由局部存储器也可能由各种输入-输出寄存器来体现。这些指令和执行这些指令所要求的数据可以被微处理器使用它的存储器空间的寻址方法访问。然而，考虑到有关地访问它的整个地址空间所需的长时间，微处理器通常配有一个非常快地超高速缓冲存储器，但它的内容被限定为取自局部存储器和有可能取自各种输入-输出寄存器的确定数目的内容。超高速缓冲存储器微处理器的地址空间适。超高速缓冲存储器的操作的进一步的细节可参考归档于申请人的名字的专利应用EP0392932，EP0394115，EP0434483和EP0543712，它描述了通过一个微处理器访问一个存储器的设备。然而由微处理器执行放在它自己的存储器空间外面的储器空间的程序指令，引起了它的超高速缓冲存储器与这个外部存储器空间的不兼容的问题。在用来与微处理器接口的电路中，可以在微处理器存储器空间内部提供输入-输出寄存器，与外部存储器空间的实际器件通信，以便提供对包含在这些实际器件中的指令及其执行所需的数据直接的访问。然而，若外部存储器空间的实际器件是远程贮存单元，在交换中的等待时间造成执行程序时大大降低微处理器性能的危险。本专利技术通过使得外部存储器空间成为微处理器的存储器空间的组成部分来消除这些缺点。本专利技术的第一个主题是一个电子电路，包括一个微处理器，用于在微处理器的存储器空间之外的贮存单元的数据交换，该微处理器包含一个超高速缓冲存储器，一个集成电路，用作外部贮存单元和微处理器之间的接口，此特性的集成电路包括一个堆栈，设计为包含外部贮存单元的一个数据块，使得外部贮存单元的块看起来如同超高速缓冲存储器中的一个或多个块，一个属于微处理器的存储器空间的寄存器，以容纳用于访问外部贮存单元的诸块的坐标。若在外部存储器空间中数据路径的宽度不同于微处理器存储器空间的数据路径的宽度，就产生了一个附加的问题。在这种情况下在外部存储器空间中的诸数据块的大小可能与超高速缓冲存储器中数据块的大小不一致。本专利技术的第二个主题是一个与其第一个主题类似的电子电路，其特性为在微处理器的存储器空间中堆栈的寻址即时地为堆栈中的一个块的实际地址和用于读或写这个块的模式编码。通过下面参考图表中的描述的帮助可以更好地理解本专利技术。附图说明图1显示了一个数据处理系统，其中一个计算机访问至少一个根据本专利技术的扩展贮存单元。图2显示了图1的系统中本专利技术的电路的一个可能的实施例。图3显示了用于完成本专利技术的电路结构的改进装置的第一级。图4显示了用一个微处理器访问一个根据本专利技术的电路的端口。图5显示了根据本专利技术的电路端口的设计。在图1中，一个计算机1包括一个主贮存单元MMU9，由至少一个处理器PU2通过一个系统总线ASB9′访问。连接到总线ASB9′的是一个或多个扩展贮存访问接口EMA。通过一个连接线EML6，接口EMA5被连接到位于远离计算机1的机箱3中的一个扩展贮存控制器EMC7。一个连接线EML可以是一个允许信息高速传输的串行连接线或者是并行连接线。机箱3包括一个由扩展贮存控制器7通过一个系统总线ASB13访问的扩展贮存单元EMU8。其它的控制器16，17图中所表示的控制器的数量是没有限制的，都可通过系统总线13提供对扩展贮存单元EMU8的访问，就象在同一图中对计算机那样，例如，用控制器16可以与图中没有显示的另一个计算机交换数据。通过一个接线EML10也可以把接口5连接到位于机箱4内的扩展贮存控制器EMC11。与机箱3一样，机箱4包括一个由贮存控制器11通过一个系统总线ASB14访问的扩展贮存单元EMU12。其它的控制器EMU18，19，图中所表示的控制器的数量是没有限制的。也可通过系统总线14访问扩展贮存单元EMU12，就象在同一图中对计算机1那机，例如，控制器18可以与图中但没有显示的另一个计算机交换数据。扩展贮存单元12使得备份或增加扩展贮存单元8的容量成为可能。用作备份，扩展贮存单元EMU12允许数据存储的冗余。用作增加容量，扩展贮存单元EMU12提供了更多可能的扩展贮存。图1中计算机1有一个第二接口EMA15，也被连接到系统总线9′。通过用由于清晰度的缘故图中没有显示的诸连接线EML，连接接口EMA15的第一端口到控制器EMC16的第二端口，以及连接接口15的第二端口到控制器18的第二端口，使得获得计算机1与机箱3和4的连接的冗余成为可能。控制贮存单元EMU8和12各自被分成其地址被编码为j位的2j个页面。每一面被顺序分成其地址被编码为k位的2k个数据块。通过连接线EML6从接口EMA5到控制器EMC7的数据路径的宽度是2m字节。一个字节是例如八位或九位。这样2m个字节组成一个数据块的子块。每一个数据块包含2n个子块，在一个块内可以用n位寻址。因此，对每一个子块，扩展贮存单元EMU的存储器空间可以用j+k+n寻址。同样的情况对于主贮存单元的存储器空间也成立，j和k的值也许不同。在计算机1中，在计算机1的一个处理器PU的请求下一个数据在主贮存单元MMU9和扩展贮存单元EMU8或扩展贮存单元EMU12之间的传送被执行。一个计算机1的处理器PU也可以请求在扩展贮存单元EMU8和扩展贮存单元EMU12之间的直接传送。为了这个原因，按处理器PU内正在进行中的进程的命令，处理器PU发送一个传送请求给接口EMA5，给它指出数据将按块从其中取出的源贮存单元，和数据将按块存入其中的目标贮存单元。若源贮存单元是主贮存单元MMU9，则目标贮存单元是扩展EMU8或扩展贮存单元EMU12。若源贮存单元是扩展单元EMU8或12，则目标贮存单元相应地是主贮存单元MMU9或扩展贮存单元EMU12或8。产生传送的进程在它的请求中也指明了在传送开始时源存储器中第一个子块的地址，目标存储器的第一个子块的地址，和被传送的子块的数量。从这时起，接口EMA5执行传送，与处理器PU无关。一个进程可以请求同步的传送或者是异步的传送。在同步传送的情况下，进程被中断并且直到传送结束也不会恢复。因此，一个同步传送需要快。在异步传送的情况下，进程运行无需等待被独立执行的传送的终止。为了不妨碍当异步传送正在进行时一个进程请求同步传送，一个同步传送请求可以中断同步传送终止后将恢复的接口EMA内正在进行的异步传送。接口EMA以一种对于由处理器PU执行的进程是透明的方式来管理传送的中断和恢复。由电路41实现的接口EMA或贮存控制器EMC详细地显示在图2中。电路41实质上包括一个由时钟发生器ARG47同步并由微处理器43控制的集成电路MEP42，MEP42在参考图3中详细描述。一个永久性存储器FPROM46包含用于操作集成电路42的微码。一个随机存取存储器SRAM48用于存放数据，此数据考核由电路41处理的传送。电路41初始化时，集成电路42将存储器46内的微码装入存储器48。为了做到这一点，电路42通过连接线58直接访问存储器46。存储器46能保证在初始化时，信息的稳定性，而存储器48在操作期间保持访问特性。若存储器46和48的读-写标准不一致，比如存储器46中是1个字节而存储器48中是8个字节时，集成本文档来自技高网...

【技术保护点】
一个电子电路（５，７，４１）包括：一个用于与微处理器的存储器空间外部的贮存单元（８，９，１２）交换数据的微处理器（４３），所述微处理器包含一个超高速缓冲存储器（９４），一个用作微处理器（４３）和贮存单元（８，９，１２）之间的接口的集 成电路（４２），集成电路（４２）的特征包括：一个设计为包含贮存单元（８，９，１２）的数据块的堆栈（９１）使得来自贮存单元（８，９，１２）的数据块被看成超高速缓冲存储器（９４）中的一个或多个块，一个属于微处理器（４３）的存储器空间的寄 存器（９３），用来包含用于访问贮存单元（８，９，１２）的坐标。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：雅克阿比利，让钱玉琼，
申请(专利权)人：布尔有限公司，
类型：发明
国别省市：FR[法国]